1-60ORE

0	0	0
1	0	1

0

1

1

1	1	1
Мнемонічне правило для АБО з будь-якою кількістю входів звучить так: На виході буде:

∙«1» тоді і тільки тоді, коли хоча б на одному вході діє «1»,

∙«0» тоді і тільки тоді, коли на всіх входах діють «0»

48.Тригер типу JK є пристроєм про двома стійкими вихідними станами, що володіє двома інформаційними входами / і / С [(рис. 3.5,6). За принципом дії він подібний зRS< тригером, з тією різницею, що в станах / / (-тригера немає невизначеності при одночасному надходженні сигналів високого рівня на обидва входи. На рис. 3.5, впоказана схема J К-тригера на ЛЕ И-НЕ До Вона відрізняється від схеми i ^ S-тригера (див. рис. 3.2, б)] тільки тим, що елементи DD3 і DD4 включені не як інвертори, а по входах Л3 і Л4 управляються сигналами з виходів тригера Q і Q відповідно.

Роботу схеми пояснює рис. 3.5, а. Якщо / / (-тригер знаходиться в нульовому стані (Q = 0, a Q = = 1 – до моменту 1i) і на вхід / надійде сигнал показаного на малюнку виду, на виході DD3 за рахунок зв'язку виходу Q із входом А3, Виникне сигнал виду

JjU. Він буде діяти подібно сигналу S на

вході ^ S-тригера, утвореного елементами DDI і DD2, тобто викликає зміну стану тригера. (В цей час на вході До напруга низького рівня, на вході Ва, Пов'язаному з ь, .1 ходом Q, також низький

рівень, в результаті чого на виході DD4 напруга високого рівня.) Еслй / / (-тригер перебував в одиничному стані (Q — 1 і Q = 0 – до моменту t2J і сигнал надійде на вхід К, то, міркуючи аналогічно, можна переконатися, що на виході DD4 виникає сигнал (зображений на малюнку штрихами), який діє подібно сигналу R, тобто стан тригера знову зміниться (в цьому випадку на виході DD3 напруга високого рівня). Коли на обох входах / і К одночасно напруга низького рівня, стан тригера зберігається.

До цих пір дії JK- і / ^ S-тригерів підлога * ністю збігалися. Вхід / подібний входу S, а К-* входу R.

Рис. 3.5. / / (-Тригер: a – тимчасова діаграма роботи; б – умовне графічне позначення; в - схема з чотирма ЛЕ

І-НЕ

Коли на входи J я До одночасно надходить напруга високого рівня, подальша поведінка тригера залежить від його вихідного стану.

1. Початковий стан / / (-тригера – одиничне (Q = 1 і Q = 0 – після моменту t3). За рахунок зв'язку Q з Аз на вході Л3 = 0 і на виході DD3 зберігається напруга високого рівня, на який сигнал / = 1 на вході Вз не впливає. У той же самий час на виході елемента І-НЕ (DD4) Внаслідок зв'язку входу В4з виходом Q (Q — 1) з'явиться сигнал R, від якого ^ S-тригер, що складається

зDDI і DD2, змінить стан (Q = 0, a Q = 1 – після моменту /4).

2.Початковий стан тригера – нульове (Q = 0 і Q = 1 – Після моменту /4). Розмірковуючи аналогічно, неважко переконатися, що на виході DD4 збережеться напруга високого рівня, а на виході DD3 з'явиться сигналS, який змінить стан RS- тригера (Q = 1, Q = 0 – після моменту

43

Таким чином, в обох випадках / / (-тригер змінює свій стан. У цьому й полягає різниця міжду / / З- і RS-Тригерами,

49.LC-автогенератори. Параметри.

Принципиальная электрическая схема этого генератора представлена на рисунке 11.

Рисунок 11 - Принципиальная электрическая схема LC автогенератора с трансформаторной обратной связью

В этом генераторе в качестве усилительного элемента используется транзистор VT1 включенный по схеме с общим эмиттером. Нагрузкой транзистора является параллельный колебательный контур L2 C2. Этот контур используется как колебательная система, с помощью которой формируются колебания, и как избирательная цепь, от которой зависит частота и форма колебаний. Катушки индуктивности L1 и L2

образуют высокочастотный трансформатор. Кроме того катушка L1 является элементом обратной связи, с помощью которого колебания подаются на базу транзистора. Резисторы R1 и R2 образуют делитель напряжения. С его помощью на транзистор подается напряжение смещения U0, которым

задается положение рабочей точки на вольт-амперной характеристике. Резистор R3 является температурной стабилизацией транзистора. Также R3 с конденсатором C4 образуют цепь автоматического смещения, которая осуществляет перевод генератора из мягкого режима самовозбуждения в жесткий. Конденсаторы С1 и С3 являются разделительными, и отделяют постоянную составляющую тока питания от переменной составляющей колебания. Электропитание генератора осуществляется от источника Ек.

Принцип действия генератора заключается в следующем. При включении источника питания Ек происходит заряд конденсатора C2, который затем разряжается на L2. Таким образом, в контуре появляются колебания. Эти колебания, за счет ЭДС взаимоиндукции, возбуждают переменное напряжение в катушке L1, которое вместе с напряжением смещения U0 поступает на базу транзистора. За счет усилительных свойств возникшие колебания нарастают. По мере нарастания амплитуды колебаний возрастает ток базы транзистора. Постоянная составляющая этого тока создает падение напряжения на R3 (переменная составляющая этого тока проходит через конденсатор С4). В результате этого, напряжение смещение, подаваемое на транзистор, уменьшается. Уменьшение

U0 приводит к смещению рабочей точки вниз по характеристике, и генератор переходит в жесткий режим самовозбуждения. Колебания возрастают до значения точки устойчивого равновесия, и затем генератор переходит в стационарный режим работы.

Условие баланса амплитуд выполняется за счет усилительных свойств транзистора. Условие баланса фаз выполняется за счет транзистора включенного по схеме с общим эмиттером (осуществляет сдвиг фазы на 180°) и катушек индуктивности L1 и L2 (при подобном включении, каждая катушка сдвигает фазу на 90°).

Частота колебаний вырабатываемых данным автогенератором определяется выражением

wг=l(sqlrt(L2С2))	(15)
Амплитуда генерируемых колебаний определяется выражением
Umвых=Im1?wг?L2	(16)
Коэффициент обратной связи определяется выражением
Кос=М/L2	(17)

где М — взаимная индуктивность между катушками L1 и L2.

Условия самовозбуждения генератора определяются неравенством

М(sqrt(L2C2 ? QSдиф))>1

(18)

где Q — добротность колебательного контура;

Sдиф — дифференциальная крутизна вольт-амперной характеристики усилительного эДля побудови автогенератора синусоїдальних коливань, як правило ,використовується два типи підсилювальних схем – резонансні підсилювачі і підсилювачі на резисторах.

Автогенератори резонансного підсилювання називаються автогенераторами типу LC.

Автогенератори, що побудовані на резисторах – автогенератори типу RC.

LC використовуються головним чином на високих частотах, RC – на низьких.

В якості підсилювальних елементів схем автогенераторів, що використовуються в пристроях електронної автоматики та обчислювальної техніки, найбільш широко використовуються транзистори та тунельні діоди.

Схема LC генератора складається з:

-коливальної системи;

-джерела електричної енергії;

-транзистора;

-елементу зворотнього зв’язку.

лемента.

50. Лічильник імпульсів на базі D-тригерів

Три́гер — електронна логічна схема, яка має два стійкі стани, в яких може перебувати доки не зміняться відповідним чином сигнали керування.

Цифровий лічильник імпульсів - це цифровий вузол, який здійснює рахунок надходять на його вхід імпульсів. Результат рахунку формується лічильником в заданому коді і може зберігатися необхідний час.

Реверсивнийпослідовнийлічильник

Дляреалізаціїреверсивноголічильниканеобхіднооб'єднати функції підсумовуючоголічильникаіфункці ївіднімаючийлічильника.Схемаданоголічильниканаведенанарис. 5. Для управління режимом рахунки служать сигнали «сума» і «різницю». Для режиму підсумовування «сума» = лог.1, «0»- короткочасний лог.0; «різницю» = лог.0, «1»-короткочасний лог.0. При цьому елементи DD4.1 і DD4.3 дозволяють подачу на тактові входи тригерів DD1.2, DD2.1 через елементи DD5.1 і DD5.2 сигналів з прямих виходів тригерів DD1.1, DD1.2 відповідно. При цьому елементи DD4.2 і DD4.4 закриті, на їх виходах присутній лог.0, тому дія інверсних виходів ніяк не відбивається на рахункових входах тригерів DD1.2, DD2.1. Таким чином, реалізується операція підсумовування. Для реалізації операції віднімання на вхід «сума» подається лог.0, на вхід «різницю» лог.1. При цьому елементи DD4.2, DD4.4 дозволяють подачу на входи елементів DD5.1, DD5.2, а відповідно і на рахункові входи тригерів DD1.2, DD2.1 сигналів з інверсних виходів тригерів DD1.1, DD1.2. При цьому елементи DD4.1, DD4.3 закриті і сигнали з прямих виходів тригерів DD1.1, DD1.2 ніяк не впливають на рахункові входи тригерів DD1.2, DD2.1. Таким чином, реалізується операція віднімання.

Рис. 4 Послідовний реверсивний 3-х розрядний лічильник

Для реалізації даних лічильників також можна використовувати тригери, що спрацьовують по передньому фронту рахункових імпульсів.Тоді при підсумовуванні на рахунковий вхід старшого розряду треба подавати сигнал з інверсного виходу сусіднього молодшого розряду, а при відніманні навпаки - з'єднувати лічильний вхід з прямим виходом.

Недолік послідовного лічильника - при збільшенні розрядності пропорційно збільшується час установки (tуст) даного лічильника.Перевагою є простота реалізації.

Рис. 3 - Реверсивний лічильник

Для рахункових імпульсів передбачені два входи: "+1" - на збільшення, "-1" - на зменшення. Відповідний вхід (+1 або -1) підключається до входу С. Це можна зробити схемою АБО, якщо вліпити її перед

першим тригером (вихід елемента до входу першого тригера, входи - до шин +1 і -1). Незрозуміла фігня

між тригерами (DD2 і DD4) називається елементом І-АБО. Цей елемент складається з двох елементів І і одного елемента АБО, об'єднаних водному корпусі. Спочатку вхідні сигнали на цьому елементі логічно перемножуються, потім результат логічно складається.

Число входів елемента І-АБО відповідає номеру розряду, тобто якщо третій розряд, то три входи, четвертий - чотири і т. д. Логічна схема є двохпозиційним перемикачем, керованим прямим або інверсним виходом попереднього тригера. При лот. 1 на прямому виході лічильник відраховує імпульси з шини "+1" (якщо вони, звичайно, надходить), при лот. 1 на інверсному виході - з шини "- 1". Елементи І (DD6.1 і DD6.2) формують сигнали переносу. На виході> 7 сигнал формується при коді 111 (число 7) і наявності тактового імпульсу на шині +1, на виході <0 сигнал формується при коді 000 і наявності тактового імпульсу на шині -1.

Все це, звичайно, цікаво, але красивіше виглядає в мікросхемних виконанні:

Рис. 4 чотирирозрядний двійковий лічильник

Ось типовий лічильник з передустановкою. СТ2 означає, що лічильник двійковий, якщо він десятковий, то ставиться СТ10, якщо двійково-десятковий -

СТ2/10. Входи D0 - D3 називаються інформаційними входами і служать для запису в лічильник будь-якого двійкового стану. Цей стан відобразиться на його виходах і від нього буде проводиться початок відліку. Іншими словами, це входи попередньої установки або просто предустановки. Вхід V служить для дозволу запису коду по входах D0 - D3, або, як кажуть, дозволу предустановки. Цей вхід

може позначатися і іншими літерами. Попередній запис в лічильник проводиться при подачі сигналу дозволу запису у момент приходу імпульсу на вхід С. Вхід З тактовий. Сюди запихають імпульси. Трикутник означає, що лічильник спрацьовує по спаду імпульсу. Якщо

трикутник повернений на 180 градусів, тобто дупою до букви С, значить він спрацьовує по фронту імпульсу. Вхід R служить для обнулення лічильника, тобто при подачі імпульсу на цей вхід на всіх виходах лічильника встановлюються лот. 0. Вхід PI називається входом переносу. Вихід p

називається виходом перенесення. На цьому виході формується сигнал при переповненні лічильника (коли на всіх виходах встановлюються лот. 1). Цей сигнал можна подати на вхід перенесення наступного лічильника. Тоді при переповненні першого лічильника другий буде переключатися в наступний стан. Виходи 1, 2, 4, 8 просто виходи. На них формується двійковий код, відповідний числу надійшли на вхід лічильника імпульсів. Якщо висновки з кружечками, що

буває набагато частіше, значить вони інверсні, тобто замість лот. 1 подається лот. 0 і навпаки. Більш докладно робота лічильників спільно з іншими пристроями буде розглядатися в подальшому.

Паралельний лічильник, що підсумовує

Принцип дії даного лічильника полягає в тому, що вхідний сигнал, що містить рахункові імпульси, подається одночасно на всі розряди даного лічильника. А установкою лічильника в стан лог.0 або лог.1 управляє схема управління. Схема даного лічильника показана на рис.6

Рис. 4 суммирующий лічильник паралельної дії

Розряди лічильника - тригери DD1, DD2, DD3.

Схема управління - елемент DD4.

Гідність даного лічильника - малий час установки, яке не залежить від розрядності лічильника.

Недолік - складність схеми при підвищенні розрядності лічильника.

Лічильники з паралельним переносом

Для підвищення швидкодії застосовують спосіб одночасного формування сигналу переносу для всіх розрядів. Досягається це введенням елементів І, через які тактові імпульси надходять відразу на входи всіх розрядів лічильника.

Рис. 2 - Лічильник з паралельним переносом і графіки, що пояснюють його роботу

З першим тригером все зрозуміло. На вхід другого тригера тактовий імпульс пройде тільки тоді, коли на виході першого тригера буде лот. 1 (особливість схеми І), а на вхід третього - коли на виходах перших двох буде лот. 1 і т. д. Затримка спрацьовування на третьому тригері така ж, як і на першому. Такий лічильник називається лічильником з паралельним переносом. Як видно зі схеми, зі збільшенням числа розрядів збільшується число лот. елементів І, причому чим вище розряд, тим більше входів у елемента. Це є недоліком таких лічильників.

51. Регістр зсуву (послідовний регістр) на базі D-тригерів

Регістр — послідовнийабопаралельнийлогічний пристрій, якийвиконуєфункціюприймання, запам'ятовуванняіпередаванняінформації.

Інформація в регістрі зберігається за видом числа (слова), зображеного комбінацією сигналів 0 і 1. Кожному розряду числа, що записаний в регістр, відповідає свій розряд, побудований, як правило, на базі тригерів RS-, D- або JKтипу.

На регістрах можна виконувати операції перетворення інформації з одного виду на інший, наприклад, послідовного коду на паралельний. Регістри можуть використовуватися для виконання деяких логічних операцій, наприклад, логічне порозрядне множення.

Послідовні

В послідовних регістрах запис і зчитування інформації здійснюється послідовно за часом, тобто почергово. Вони мають послідовні виходи. Інформація записується шляхом послідовного зсуву числа синхроімпульсами. Тому регістри послідовного типу носять назву регістрів зсуву. Регістри забезпечують зберігання команд, адреси пам'яті, результатів операцій, індексів та ін.

У послідовних регістрах слова приймаються і видаються розряд за розрядом. Їх називають зрушуючими, так як тактирующие сигнали при введенні і виведенні слів переміщують їх у розрядній сітці. Зсувний регістр може бути нереверсійним (з односпрямованим зрушень) або реверсивним (з можливістю зсуву в обох напрямках).

Схема послідовного регістра на D-тригерах з динамічним керуванням, наведена на рис. 8.2. По приходу тактового імпульсу С перший тригер записує код X (0 або 1), що перебуває в цей момент на його D-вході, а кожний наступний тригер перемикається в стан, у якому до цього перебував попередній. Так відбувається тому, що записуваний сигнал проходить із входу D-тригера до виходу Q із затримкою, більшої тривалості переднього фронту тактового імпульсу (протягом якого й відбувається запис). Кожний тактовий імпульс послідовно зсуває код числа в регістрі на один розряд. Тому для запису п-розрядного коду потрібно п тактових імпульсів. Чотиризначне число 1011 було записане у відповідні розряди регістра (1-Q4, 0-Q3, 1-Q2, 1-Q1) після приходу четвертого тактового імпульсу. До наступного тактового імпульсу це число зберігається в регістрі у вигляді паралельного коду на виходах Q4,..., Q1. Якщо необхідно одержати збережену інформацію в послідовному коді, то її знімають із виходу Q4 у моменти приходу наступних чотирьох імпульсів (5 - 8). Такий режим називається режимом послідовного зчитування.

Дуже зручні універсальні регістри, що дозволяють здійснювати як послідовний, так і паралельний запис і зчитування. Такі регістри можна використовувати в якості перетворювачів паралельного коду в послідовний і навпаки.

Рис.8.2.

На базі універсального регістра можна побудувати реверсивний регістр, що здійснює зсув вправо і зсув вліво.

52

Паралельний регістр на базі D- тригерів

У паралельних регістрах прийом і видача слів проводиться в усіх розрядах одночасно. У них зберігаються слова, які можуть бути піддані порозрядним логічним перетворенням.

У паралельних (статичних) регістрах схеми розрядів не обмінюються даними між собою. Спільними для розрядів зазвичай є ланцюга тактирования, скидання / установки, дозвіл

виходу або прийому, тобто ланцюга керування. Приклад схеми статичного регістра, побудованого на тригерах D-типу з прямими динамічними входами, що має входи скидання R і виходи з третім станом, керовані сигналом EZ, зображений на малюнку 1.

53

Мультиплексор на базі логічних елементів

Схема мультиплексора показан на рис. 4.1. Здесь хгх4 - входные шины, на которые поступают одноименные входные сигналы. Код управляющего сигнала принят двухразрядным; он передается по шинам / и 2. На каждой из этих шин значение сигнала может соответствовать либо уровню логического «О», либо уровню логической «1». Двухразрядным кодом можно передавать четыре комбинации сигналов на шинах 1 и 2: [00] (0 - на шинах 1 и 2), [01], [11] \ и [10]. Сигналы, передаваемые по шинам 1 и 2, должны управлять конъюнкторами У3-У6 выходного дешифратора. Поскольку при логическом «0» на входе выходной сигнал конъюнктора не может принимать значение логической «1», то в схеме мультиплексора приходится предусматривать инверторы У1 и

У2 вырабатывающие логическую «1» на выходе при логическом «0» на соответствующей шине управляющего кода. Пусть при управляющем коде [00] сигнал на выходную шину у должен передаваться с сигнальной шины х1 при управляющем коде [01]- с сигнальной шины х2 и т. д. Такая передача сигнала обеспечивается благодаря следующим переключениям в мультиплексоре: при управляющем коде [00] логический «0» присутствует на втором (втором сверху на рис. 9.15) входе конъюнктора У6, втором и третьем входах конъюнктора Уь и третьем входе конъюнктора У4. Если логический «0» присутствует хотя бы на одном входе конъюнктора, то согласно табл. 4.2 на его выходе не может быть логической «1» независимо от сигналов на остальных входах конъюнктора. Поэтому на выходы конъюнкторов У4-У6 логическая «1» передаваться не может. Однако при указанном коде [00] на выходах инверторов У1 и У2 сигнал равен логической «1». Соответственно логическая «1» подается на второй и третий входы конъюнктора У3. Если на шине xt действуют входные импульсы, то они через конъюнктор У3 передаются на выход у. При смене кода, например, на [01] сигналы на выход поступают через конъюнктор У4 со входной шины х2 и т. д.

Данный мультиплексор нетрудно сделать синхронным, используя конъюнкторы У3-У6 с дополнительными (четвертыми) входами, которые следует подключить к источнику синхронизирующих импульсов.

Рисунок 4.1 - Схема электрическая принципиальная мультиплексора на логических элементах.

54. Демультиплексор на базі логічних елементів

Демультиплексор відноситься до пристроїв комутування цифрової інформації. Він здійснює комутацію одного інформаційного входу до одного з декількох виходів, адреса якого задана. Демультиплексор має один інформаційний вхід, декілька виходів та адресні входи.

Таким чином, на приймальному кінці мультиплексованої магістралі потрібно виконати зворотну операцію - демультиплексування. Демультиплексор можна реалізувати на дешифраторі з n-входами, в якому вхід дозволу E використовується як інформаційний. Якщо для побудови схеми демультиплексора використати дешифратор без входу дозволу E, то необхідно мати m двовхіднихлогічних елементів 2І.

Входи дешифратора a1, а2 є адресними. Тому в залежності від адресного числа лише на одному з виходів дешифратора з'являється логічна одиниця, яка дає дозвіл до спрацювання лише одного з чотирьох кон'юкторів D2…D5. На другі входи кожного кон'юктора надходить шина сигналу x.

Вхідна інформація відтворюється на виході одного з чотирьох логічних елементів D2…D5, який одержав дозвіл по другому адресному входу.

Можна виконати синхронний демультиплексор, якщо використовувати три-входові логічні елементи 3І і на третій вхід подати синхросигнал або сигнал дозволу від зовнішнього джерела.

Схема демультиплексора з об'єднанням адресних і вхідних змінних забезпечує високу швидкодію, але вимагає вживання логічних елементів з великим числом входів. Збільшення розрядності демультиплексора дозволяє реалізувати комутацію одного вхідного сигналу на довільне число виходів на базі мікросхем меншої розрядності.

55. Шифратор на базі логічних елементів.

Шифратор, (званий так само кодером) - пристрій, що здійснює перетворення десяткових чисел в двійкову систему числення. Нехай у шифраторі мається m входів, послідовно пронумерованих десятковими числами (0, 1, 2, 3, ..., m - 1), і n виходів. Подача сигналу на один з входів призводить до появи на виходах n-розрядного двійкового числа, відповідного номеру порушеної входу.

Очевидно, важко будувати шифратори з дуже великим числом входів m, тому вони використовуються для перетворення в двійкову систему числення відносно невеликих десяткових чисел.

Шифратори широко використовуються в різноманітних пристроях введення інформації в цифрові системи. Такі пристрої можуть забезпечуватися клавіатурою, кожна клавіша якої пов'язана з певним входом шифратора. При натисканні цієї клавіші подається сигнал на певний вхід шифратора, і на його виході виникає двійкове число, відповідне вигравіювати на клавіші символу.

Найбільше застосування він знаходить у пристроях введення інформації (пультах управління) для перетворення десяткових чисел в двійкову систему числення. Припустимо, на пульті десять клавіш з гравіюванням від 0 до 9. При натисненні будь-якої із них на вхід шифратора подається одиничний сигнал (Х0,..., Х9). На виході шифратора повинен з’явитися двійковий код (Y0, ..., Y3) цього десяткового числа.

Шифратор може бути організований не тільки для представлення (кодування) десяткового числа двійковим кодом, але і для видачі певного коду (його значення заздалегідь вибирається), наприклад, при натисненні клавіші з відповідним символом З появою даного коду система сповіщається про те, що натиснено певну клавішу клавіатури. Шифратори застосовуються в пристроях, що перетворюють один вид коду в іншій. При цьому спочатку дешифрується комбінація вихідного коду, у результаті чого на відповідному виході дешифратора з’являється логічна 1 . Це відображення вхідного коду, значення якого визначено номером збудженого виходу дешифратора, подається на шифратор, організований з таким чином, щоб кожний вхідний код викликав появу заданого вихідного коду.