Электроника Коллектив кафедры Электроника, БГУИР 2014 (Мет пособие)

IN74HC165A/IN74HCT164A (1564ИР9/5564ИР9)

Q7

16 – питание; 8 – общий.

Таблица состояний

				Входы			Внутренние			Выход
							состояния				Функции
			C1	C2	D→	D0…D7	Q0		Q1…Q6	Q7
	LD
0			X	X	X	D0…D7	D0		D1…D6	D7	Асинхронная парал-
											лельная загрузка
1			↑	0	0	X	0		Q0…Q5	Q6	Последовательный
1			↑	0	1	X	1		Q0…Q5	Q6	сдвиг по C1
1			0	↑	0	X	0		Q0…Q5	Q6	Последовательный
1			0	↑	1	X	1		Q0…Q5	Q6	сдвиг по C2
1			X	1	X	X		Без изменений			Синхронизация запре-
1			1	X	X	X					щена
1			0	0	X	X		Без изменений			Синхронизация отсут-
											ствует

Рисунок В.8 – Восьмиразрядный сдвиговый регистр с последовательным и параллельным вводом, последовательным выводом информации

98

1 Для нанесения значений логической функции на карту Карно изучите рисунок 1, на котором указано распределение наборов аргументов по клеткам карты Карно.

2 Для записи результата минимизации в МДНФ в замкнутые контуры (области) объединяйте клетки с единичными и неопределенными значениями ЛФ (Ф – неопределенное или факультативное значение ЛФ), а для записи ЛФ в МКНФ – с нулевыми и неопределенными значениями. При этом следует помнить, что в замкнутые области можно объединять одну, две, четыре, восемь и т.д. клеток. В результат минимизации входят только те аргументы, которые не меняют значение для всех клеток замкнутой области. Если значение аргумента равно 0, то его символ в МДНФ записывается со знаком отрицания, а в МКНФ – без знака отрицания.

	X2X1		00	01	11	10
	X4X3
	00		0	1	3	2
	01		4	5	7	6
	11		12	13	15	14
	10		8	9	11	10

Рисунок 1 – Распределение наборов аргументов по клеткам карты Карно

11

3 Для построения логической схемы устройства в базисе И-НЕ результат минимизации необходимо сначала записать в базисе И, ИЛИ, НЕ в МДНФ, а затем полученную ЛФ преобразовать в базис И-НЕ.

4 Для построения логической схемы устройства в базисе ИЛИ-НЕ результат минимизации необходимо сначала записать в базисе И, ИЛИ, НЕ в МКНФ, а затем полученную ЛФ преобразовать в базис ИЛИ-НЕ.

5 Рассмотрим пример синтеза КЦУ в базисе И, ИЛИ, НЕ, функционирование которого задано таблицей истинности (f11(x1, x2, x3)) в таблице 4.

5.1 Нанесем значения логической функции f11(x1, x2, x3, x4) на карту Карно (рисунок 2) и проведем минимизацию, причем результат минимизации запишем в МДНФ.

	X2X1		00	01	11	10
	X4X3
	00		1	1	0	1
	01		Ф	1	1	Ф
	11		1	0	0	Ф
	10		1	0	0	1

Рисунок 2 – Карта Карно для минимизации логической функции в МДНФ

f11(МДНФ) (X1, X2 , X3 , X4 )

X

1

X

2

X

4 X3

X

4 .

(1)

5.2 Построим логическую схему устройства по выражению (1). Для этого потребуется:

1 два логических элемента 2 И;

2 один логический элемент 3 ИЛИ;

3 три логических элемента НЕ.

Логическая схема устройства в базисе И, ИЛИ, НЕ, построенная по логической функции (1), представлена на рисунке 3.

IN74AC163/IN74ACT163/IN74HC163A/IN74HCT163A (1554ИЕ18/1594ИЕ18/1564ИЕ18/5564ИЕ18)

Таблица состояний

3

CTR4

14

D0

Q0

4

13

D1

Q1

Входы

Выходы

Функция

5

12

D2

Q2

CEPCET

C

Q3

Q2

Q1

Q0

R

LD

6

11

D3

Q3

0

X

X

X

↑

0

0

0

0

Сброс на

2

C

«0»

1

R

1

0

X

X

↑

D3

D2

D1

D0

Пред-

9

установка

LD

7

1

1

1

1

↑

Счет (увел.)

Счет

CEP

10

15

1

1

0

X

↑

CET

С0

1

1

X

0

↑

Без изм.

Хранение

16 – питание; 8 – общий.

1

X

X

X

↓

Рисунок В.6 – Синхронный четырехразрядный двоичный счетчик с синхронным сбросом

IN74AC164/IN74ACT164/IN74HC164A/IN74HCT164A (1554ИР8/1594ИР8/1564ИР8/5564ИР8)

Таблица состояний

Входы

Выходы

Функция

C

D1

D2

Q0

Q1…Q7

R

& D

0

X

X

X

0

0…0

Сброс на «0»

1

↓

X

X

Без

изм.

Хранение

1

↑

1

D

D

Q0…Q6

Сдвиг

1

↑

D

1

D

Q0…Q6

Примечание

– «D» – данные на по-

следовательном входе

14 – питание; 7 – общий.

Рисунок В.7 – Восьмиразрядный последовательный сдвиговый регистр с параллельными выходами

97

12

IN74AC112/IN74ACT112/IN74HC112A (1554ТВ9/1594ТВ9/1564ТВ9)

									Таблица состояний
														Входы
																						Выходы											Функция
											S			R				C	J		K	Q				Q
										0				1				X	X		X	1			0							Асинхр. устан.
				Q1
										1				0				X	X		X	0			1							Асинхр. сброс
										0				0				X	X		X	1			1							Неопредел.
										1				1				↓		0	1	0			1							Синхр. сброс
										1				1				↓		1	0	1			0							Синхр. устан.
										1				1				↓		1	1	Qt 1								t		Счет
																												Q
										1				1				↓		0	0
				Q2																		Без из-
										1				1			0			X	X
																						мене-										Хранение
16 – питание; 8 – общий.										1				1			1		X		X
																								ний
										1				1				↑	X		X
							Рисунок В.4 – Два JK-триггера
				IN74AC161/IN74ACT161/IN74HC161A
						(1554ИЕ10/1594ИЕ10/1564ИЕ10)
									Таблица состояний
3			CTR4			14
			D0	Q0
	4					13										Входы
			D1	Q1																					Выходы									Функция
	5					12
			D2	Q2														CEPCET C Q3								Q2					Q1		Q0
											R			LD
6						11
			D3	Q3
									0					X				X			X	X 0				0						0	0	Сброс на
	2
			C																															«0»
1			R						1					0				X			X	↑ D3				D2					D1		D0	Предуста-
	9																																	новка
			LD
	7									1				1		1					1	↑ Счет (увел.)												Счет
			CEP
10						15			1					1		0					X	↑
			CET	С0																					Без изм.									Хранение
									1					1				X			0	↑
											1 X							X			X	↓

16 – питание; 8 – общий.

Рисунок В.5 – Синхронный четырехразрядный двоичный счетчик с асинхронным сбросом

96

X4 X3 X2 X1

0 1 0 1

1X1

0

			1																1
						X		2												f11	(X1, X2	, X3 , X4 )
										&
											X2			X4
					1
											1									1
			1				4
						X
					1
										&	X3					4
															X
											1

Рисунок 3 – Логическая схема устройства в базисе И, ИЛИ, НЕ в МДНФ

5.3 Запишем результат минимизации в МКНФ. Для этого еще раз начертим карту Карно для ЛФ f11(x1, x2, x3, x4) (рисунок 4).

13

	X2X1		00	01	11	10
	X4X3
	00		1	1	0	1
	01		Ф	1	1	Ф
	11		1	0	0	Ф
	10		1	0	0	1

Рисунок 4 – Карта Карно для минимизации логической функции в МКНФ

При записи результата минимизации в МКНФ аргументы следует брать с инверсией, если их значения равны 1.

									(2)
f11(МКНФ)(X1, X2 , X3 , X4 ) (X		1 X4 ) (X1 X2 X3 ).

5.4Построим логическую схему устройства по выражению (2). Для этого потребуется:

1 один логический элемент 2 ИЛИ;

2 один логический элемент 3 ИЛИ;

3 один логический элемент 2 И;

4 три логических элемента НЕ.

Логическая схема устройства в базисе И, ИЛИ, НЕ, построенная по ЛФ (2), представлена на рисунке 5.

5.5Укажем на рисунках 3 и 5 на выходе каждого логического элемента выполняемую логическую операцию и уровень сигнала для пятого набора аргументов. Уровни сигналов на выходах логических

схем соответствуют значению ЛФ f11(x1, x2, x3, x4) для пятого набора аргументов (таблица 4), что позволяет судить о правильности их функционирования.

IN74HC75A (1564ТМ7)

Таблица состояний

Q0.1

Входы

Выходы

Функция

D

LE

Q

Q

0

1

0

1

Передача данных со

входов D

1

1

1

0

X

0

Без

измен.

Хранение (защелка)

Q0.2

Примечание – LE (LATCH ENABLE) –

вход разрешения загрузки данных

5 – питание; 12 – общий.

Рисунок В.2 – Четыре D-триггера с прямыми и инверсными выходами

IN74AC109/IN74ACT109/IN74HC109A (1554ТВ15/1594ТВ15/1564ТВ15)

									Таблица состояний
													Входы							Выходы							Функция
									S			R			C	J	K			Q	Q
									0			1			X	X		X		1	0						Асинхр. устан.
				Q1
									1			0			X	X		X		0	1						Асинхр. сброс
									0			0			X	X		X		1	1						Неопредел.
									1			1			↑	0	0			0	1						Синхр. сброс
									1			1			↑	1	1			1	0						Синхр. устан.
									1			1			↑	1	0			Qt 1					t		Счет
																							Q
				Q2					1			1			↑	0	1			Без изм.						Хранение
									1			1			0	X
																		X
16 – питание; 8 – общий.											Примечание – « Qt 1 »																– предыдущее
									состояние триггера; «															Q		t » – следующее
									состояние триггера
							Рисунок В.3 – Два JK-триггера																				95

14

ПРИЛОЖЕНИЕ В (справочное)

Условное графическое обозначение, цоколевка и таблицы состояний интегральных микросхем стандартной логики схемотехники КМОП производства НПО «Интеграл»

IN74AC74/IN74ACT74/IN74HC74A/IN74HCT74A (1554ТМ2/1594ТМ2/1564ТМ2/5564ТМ2)

									Таблица состояний
												Входы							Выходы				Функция
									S				R			C	D		Q	Q
				Q1
									0				1			X	X		1	0			Асинхр. установка
									1				0			X	X		0	1			Асинхр. сброс
									0				0			X	X		1	1			Неопределенность
									1				1			↑		1	1	0			Синхр. установка
									1				1			↑		0	0	1			Синхр. сброс
			Q2
									1				1			0		X	Без
																			изме-				Хранение
14 – питание; 7 – общий.									1				1			1		X
									1				1			↓		X	нений
													Примечание						– «X»				– 0 или 1

Рисунок В.1 – Два D-триггера с установкой и сбросом

94

X4 X3 X2 X1

0 1 0 1

				1
							X				4
														1
																	X		1			X		4			f11 (X1, X2 , X3 , X4 )
					1																					&
															1
																											1
				1
								X				1
					0
														1
				1															1					2 X3
						X				2						X					X
					1										1

Рисунок 5 – Логическая схема устройства в базисе И, ИЛИ, НЕ в МКНФ

5.6 Сравним по сложности логические схемы КЦУ на рисунках 3 и 5, для этого подсчитаем общее число входов логических элементов. По этому критерию обе схемы одинаковы.

6Рассмотрим пример синтеза КЦУ в базисе И-НЕ для той же ЛФ.

6.1Преобразуем ЛФ (1) в базис И-НЕ, используя правило де

Моргана:

15

f11(МДНФ) (X1,X2 ,X3 ,X4 ) X1 X2 X4 X3 X4

X1 X2 X4 X3 X4 X1 X2 X4 X3 X4

X1 | (X2 | X4 ) | (X3 | X4 ).

(3)

6.2 Построим логическую схему устройства в базисе И-НЕ по выражению (3), при этом одиночные отрицания аргументов реализуем на основе ЛЭ 2 И-НЕ с объединенными входами. Для этого необходимо использовать:

1четыре логических элемента 2 И-НЕ;

2один логический элемент 3 И-НЕ.

Логическая схема устройства в базисе И-НЕ представлена на рисунке 6.

X4 X3 X2 X1

0 1 0 1

					&
							X		2
											&	X2 | X4
						1
												0
					&				4
							X
						1
												X3 |								&	f11 (X1, X2 , X3 , X4 )
											&						X	4
												0									1

Рисунок 6 – Логическая схема устройства в базисе И-НЕ

Таблица Б.5 – Основные электрические параметры интегральных микросхем стандартной логики производства НПО «Интеграл» схемотех-

ники КМОП серии 5564 (IN74HCTXXXN, D, DW)

Международ-	0	1	0	1	0	1	Iпот	0,1	1,0
	Uвых	Uвых	Iвх	Iвх	Iвых	Iвых		tзд.р	tзд.р
ное обозна-	(VOL),	(VOH),	(IIL),	(IIH),	(IOL),	(IOH),	(ICC),	(tPLH),	(tPHL),
чение	не	не	не	не	не	не	не	не	не
	более	менее	более	более	более	более	более	более	более
	В	В	мкА	мкА	мА	мА	мкА	нс	нс
1	2	3	4	5	6	7	8	9	10
IN74HCT74A	0,1	4,9	– 1,0	+ 1,0	+ 4,0	– 4,0	10	30	30
IN74HCT163A	0,1	4,9	– 1,0	+ 1,0	+ 4,0	– 4,0	40	43	51
IN74HCT164A	0,1	4,9	– 1,0	+ 1,0	+ 4,0	– 4,0	40	44	44
IN74HCT165A	0,1	4,9	– 1,0	+ 1,0	+ 4,0	– 4,0	40	30	30
IN74HCT174A	0,1	4,9	– 1,0	+ 1,0	+ 4,0	– 4,0	40	30	30
IN74HCT273A	0,1	4,9	– 1,0	+ 1,0	+ 4,0	– 4,0	40	28	28
IN74HCT373A	0,1	4,9	– 1,0	+ 1,0	+ 6,0	– 6,0	40	35	35
IN74HCT374A	0,1	4,9	– 1,0	+ 1,0	+ 6,0	– 6,0	40	24	24
IN74HCT533A	0,1	4,9	– 1,0	+ 1,0	+ 6,0	– 6,0	80	44	44
IN74HCT534A	0,1	4,9	– 1,0	+ 1,0	+ 6,0	– 6,0	80	44	44

Примечания

1		Напряжение питания – 5,0 В ± 10%.
2		Диапазон рабочих температур – от минус 45 до плюс 85°С.
3		Максимальный потребляемый ток Iпот указан для выходно-
го тока		Iвых		= 0 мкА.
4		Уровни выходных напряжений Uвых0 и U1вых указаны для

выходного тока Iвых ≤ 50 мкА.

93

16

Таблица Б.4 – Основные электрические параметры интегральных микросхем стандартной логики производства НПО «Интеграл» схемотех-

ники КМОП серии 1564 (IN74HCXXXN, D, DW)

Международ-	Uвых0	U1вых	Iвх0	I1вх	Iвых0	I1вых	Iпот	t0,1зд.р	t1,0зд.р
ное обозначе-	(VOL),	(VOH),	(IIL),	(IIH),	(IOL),	(IOH),	(ICC),	(tPLH),	(tPHL),
ние
	не	не	не	не	не	не	не	не	не
	более	менее	более	более	более	более	более	более	более
	В	В	мкА	мкА	мА	мА	мкА	нс	нс
1	2	3	4	5	6	7	8	9	10
IN74HC74A	0,1	4,9	– 1,0	+ 1,0	+ 4,0	– 4,0	20	30	30
IN74HC75A	0,1	4,9	– 1,0	+ 1,0	+ 4,0	– 4,0	40	31	31
IN74HC109A	0,1	4,9	– 1,0	+ 1,0	+ 4,0	– 4,0	40	44	44
IN74HC112A	0,1	4,9	– 1,0	+ 1,0	+ 4,0	– 4,0	40	31	31
IN74HC161A	0,1	4,9	– 1,0	+ 1,0	+ 4,0	– 4,0	40	23	25
IN74HC163A	0,1	4,9	– 1,0	+ 1,0	+ 4,0	– 4,0	40	23	25
IN74HC164A	0,1	4,9	– 1,0	+ 1,0	+ 4,0	– 4,0	80	44	44
IN74HC165A	0,1	4,9	– 1,0	+ 1,0	+ 4,0	– 4,0	80	38	38
IN74HC174A	0,1	4,9	– 1,0	+ 1,0	+ 4,0	– 4,0	40	28	28
IN74HC175A	0,1	4,9	– 1,0	+ 1,0	+ 4,0	– 4,0	80	38	38
IN74HC192A	0,1	4,9	– 1,0	+ 1,0	+ 4,0	– 4,0	80	48	48
IN74HC193A	0,1	4,9	– 1,0	+ 1,0	+ 4,0	– 4,0	80	48	48
IN74HC273A	0,1	4,9	– 1,0	+ 1,0	+ 4,0	– 4,0	40	28	28
IN74HC279A	0,1	4,9	– 1,0	+ 1,0	+ 4,0	– 4,0	80	25	30
IN74HC373A	0,1	4,9	– 1,0	+ 1,0	+ 4,0	– 4,0	40	31	31
IN74HC374A	0,1	4,9	– 1,0	+ 1,0	+ 6,0	– 6,0	40	31	31
IN74HC533A	0,1	4,9	– 1,0	+ 1,0	+ 4,0	– 4,0	80	38	38
IN74HC534A	0,1	4,9	– 1,0	+ 1,0	+ 4,0	– 4,0	80	45	45
IN74HC4015A	0,1	4,9	– 1,0	+ 1,0	+ 4,0	– 4,0	80	44	44
Примечания

6 Напряжение питания: от 2 до 6 В.

7 Диапазон рабочих температур: от минус 45 до плюс 85°С.

8 ПараметрыуказаныдлянапряженияисточникапитанияU И.П = 5 В. 9 Максимальный потребляемый ток Iпот указан для выходного тока

Iвых = 0 мкА.

10 Уровни выходных напряжений U0вых и U1вых указаны для выходного тока Iвых ≤ 50 мкА.

92

6.3Построим принципиальную электрическую схему устройства

вбазисе И-НЕ на микросхемах стандартной логики схемотехники КМОП серии 1554. Для этого по приложениям Б и В выбираем стандартные микросхемы интегральных ЛЭ серии 1554 и соединяем их между собой в соответствии с логической схемой на рисунке 6. Выбираем микросхему ЭКР1554ЛА3 (IN74AC00N), в одном корпусе которой выполнено четыре ЛЭ 2 И-НЕ, а также ЭКР1554ЛА4 (IN74AC10N)

– три ЛЭ 3 И-НЕ (два останутся свободными). Принципиальная электрическая схема устройства в базисе И-НЕ представлена на рисунке 7. На схеме указаны буквенно-позиционные обозначения микросхем по ГОСТ 2.710-81, номера выводов, а также уровни сигналов для пятого набора аргументов (уровни сигналов указаны под линиями выводов микросхем).

X4 X3 X2 X1											DD1 - ЭКР1554ЛА3,
	0		1		0		1				DD2 -ЭКР1554ЛА4.
									DD1.1					DD1.3
							1			&	3		9
															&	8
									2
											1		10
																	0			Вывод 14 DD1, DD2 -
									DD1.2											питание, вывод 7 -
																				общий.
							4			&	6
									5
											1			DD1.4					DD2.1			12
																			1	&
													12
															&	11
																			2			f11 (X1, X2 , X3 , X4 )
													13
																	0		13			1

Рисунок 7 – Принципиальная электрическая схема устройства в базисе И-НЕ

17

6.4 Определим среднюю задержку распространения сигнала от входа к выходу устройства и среднюю потребляемую мощность.

В худшем случаем сигнал передается через три ЛЭ. Для расчета средней задержки возьмем данные из приложения Б. В результате получаем суммарную среднюю задержку распространения сигнала от

входа к выходу устройства tзд.р.ср 2 7,75 7,25 22,75 нс.

Для расчета средней потребляемой мощности всей схемы необходимо расчетным путем определить среднюю потребляемую мощность каждой микросхемы путем умножения среднего потребляемого тока (приложение Б) на напряжение источника питания. В результате получаем суммарную среднюю потребляемую

мощность Pпот.ср (40 40) 5 400 мкВт.

7Рассмотримпример синтеза КЦУ вбазисе ИЛИ-НЕдля той же ЛФ.

7.1Преобразуем ЛФ (2) в базис ИЛИ-НЕ, используя правило де

Моргана.

f11(МКНФ)(X1, X2 , X3 , X4 ) (X

1 X4 ) (X1 X2

X3 )

(X

1 X4 ) (X1 X2 X3 ) X1 X4 X1 X2 X3

(

1

4 ) (

1

2 X3 ).

X

X

X

X

(4)

7.2Построим логическую схему устройства в базисе ИЛИ-НЕ по выражению (4), при этом одиночные отрицания аргументов реализуем на основе ЛЭ 2 ИЛИ-НЕ с объединенными входами. Для этого необходимо использовать:

1 пять логических элементов 2 ИЛИ-НЕ;

2 один логический элемент 3 ИЛИ НЕ.

Логическая схема устройства в базисе ИЛИ-НЕ представлена на рисунке 8.

7.3Построим принципиальную электрическую схему устройства

вбазисе ИЛИ-НЕ на микросхемах стандартной логики схемотехники КМОП серии 1564. Для этого по приложениям Б и В выбираем стандартные микросхемы интегральных ЛЭ серии 1564 и соединяем их между собой в соответствии с логической схемой (рисунок 8). Выбираем микросхему ЭКР1564ЛЕ1 (IN74HC02AN), в одном корпусе которой выполнено четыре ЛЭ 2 ИЛИ-НЕ (необходимо использовать два корпуса этой микросхемы, причем три ЛЭ второго корпуса останутся свободными), а также ЭКР1564ЛЕ4 (IN74HC27AN) – три ЛЭ 3 ИЛИ-

Таблица Б.3 – Основные электрические параметры интегральных микросхем стандартной логики производства НПО «Интеграл» схемотех-

ники КМОП серии 1594 (IN74ACTXXXN, D, DW)

Междуна-	Uвых	Uвых	Iвх	Iвх	Iвых	Iвых	Iпот	tзд.р	tзд.р
	0	1	0	1	0	1		0,1	1,0
родное обо-	(VOL),	(VOH),	(IIL),	(IIH),	(IOL),	(IOH),	(ICC),	(tPLH),	(tPHL),
значение	не	не	не	не	не	не	не	не	не
	более	менее	более	более	более	более	более	более	более
	В	В	мкА	мкА	мА	мА	мкА	нс	нс
1	2	3	4	5	6	7	8	9	10
IN74ACT74	0,1	4,9	– 1,0	+ 1,0	+ 24	– 24	40	13,0	11,5
IN74ACT109	0,1	4,9	– 1,0	+ 1,0	+ 24	– 24	40	13,0	11,5
IN74ACT112	0,1	4,9	– 1,0	+ 1,0	+ 24	– 24	40	15,0	14,5
IN74ACT161	0,1	4,9	– 1,0	+ 1,0	+ 24	– 24	80	11,0	12,0
IN74ACT163	0,1	4,9	– 1,0	+ 1,0	+ 24	– 24	80	11,0	12,0
IN74ACT164	0,1	4,9	– 1,0	+ 1,0	+ 24	– 24	40	13,0	11,5
IN74ACT174	0,1	4,9	– 1,0	+ 1,0	+ 24	– 24	80	11,5	11,5
IN74ACT175	0,1	4,9	– 1,0	+ 1,0	+ 24	– 24	80	11,0	12,0
IN74ACT192	0,1	4,9	– 1,0	+ 1,0	+ 24	– 24	80	13,5	13,5
IN74ACT193	0,1	4,9	– 1,0	+ 1,0	+ 24	– 24	80	13,5	13,5
IN74ACT273	0,1	4,9	– 1,0	+ 1,0	+ 24	– 24	80	11,0	12,0
IN74ACT373	0,1	4,9	– 1,0	+ 1,0	+ 24	– 24	80	12,0	12,0
IN74ACT374	0,1	4,9	– 1,0	+ 1,0	+ 24	– 24	80	12,0	11,0
IN74ACT533	0,1	4,9	– 1,0	+ 1,0	+ 24	– 24	80	11,5	11,0
IN74ACT534	0,1	4,9	– 1,0	+ 1,0	+ 24	– 24	80	12,5	12,0
IN74ACT4015	0,1	4,9	– 1,0	+ 1,0	+ 24	– 24	80	15,0	15,0
IN74ACT4520	0,1	4,9	– 1,0	+ 1,0	+ 24	– 24	80	15,0	15,0

Примечания

5		Напряжение питания – 5,0 В ± 10%.
6		Диапазон рабочих температур – от минус 45 до плюс 85°С.
7		Максимальный потребляемый ток Iпот указан для выходного
тока	Iвых		= 0 мкА.
8		Уровни выходных напряжений Uвых0 и U1вых указаны для

выходного тока Iвых ≤ 50 мкА.

91

18

Таблица Б.2 – Основные электрические параметры интегральных микросхем стандартной логики производства НПО «Интеграл» схемотех-

ники КМОП серии 1554 (IN74ACXXXN, D, DW)

Междуна-		Uвых			Uвых			Iвх	Iвх	Iвых	Iвых	Iпот	tзд.р	tзд.р
		0			1			0	1	0	1		0,1	1,0
родное обо-		(VOL),			(VOH),			(IIL),	(IIH),	(IOL),	(IOH),	(ICC),	(tPLH),	(tPHL),
значение		не			не			не	не	не	не	не	не	не
		более			менее			более	более	более	более	более	более	более
		В					В	мкА	мкА	мА	мА	мкА	нс	нс
1		2			3			4	5	6	7	8	9	10
IN74AC74		0,1			4,9			– 1,0	+ 1,0	+ 24	– 24	40	10,5	10,5
IN74AC109		0,1			4,9			– 1,0	+ 1,0	+ 24	– 24	40	10,5	10,5
IN74AC112		0,1			4,9			– 1,0	+ 1,0	+ 24	– 24	40	13,5	13,5
IN74AC161		0,1			4,9			– 1,0	+ 1,0	+ 24	– 24	80	9,5	10,0
IN74AC163		0,1			4,9			– 1,0	+ 1,0	+ 24	– 24	80	9,5	10,0
IN74AC164		0,1			4,9			– 1,0	+ 1,0	+ 24	– 24	40	10,5	10,5
IN74AC174		0,1			4,9			– 1,0	+ 1,0	+ 24	– 24	80	9,5	9
IN74AC175		0,1			4,9			– 1,0	+ 1,0	+ 24	– 24	80	9,5	10,5
IN74AC192		0,1			4,9			– 1,0	+ 1,0	+ 24	– 24	80	11,0	11,0
IN74AC193		0,1			4,9			– 1,0	+ 1,0	+ 24	– 24	80	11,5	11,0
IN74AC273		0,1			4,9			– 1,0	+ 1,0	+ 24	– 24	80	10,0	11,0
IN74AC373		0,1			4,9			– 1,0	+ 1,0	+ 24	– 24	80	11,5	11,0
IN74AC374		0,1			4,9			– 1,0	+ 1,0	+ 24	– 24	80	11,0	9,5
IN74AC533		0,1			4,9			– 1,0	+ 1,0	+ 24	– 24	80	11,5	11,0
IN74AC534		0,1			4,9			– 1,0	+ 1,0	+ 24	– 24	80	12,0	11,0
IN74AC4015		0,1			4,9			– 1,0	+ 1,0	+ 24	– 24	80	15,0	15,0
IN74AC4520		0,1			4,9			– 1,0	+ 1,0	+ 24	– 24	80	15,0	15,0
Примечания
6 Напряжение питания – от 2 до 6 В.
7 Диапазон рабочих температур – от минус 45 до плюс 85°С.
8	Параметры указаны для напряжения источника питания
U И.П = 5 В.
9 Максимальный потребляемый ток Iпот указан для выходно-
го тока	Iвых	= 0 мкА.
10	Уровни выходных напряжений Uвых0 и U1вых указаны для
выходного тока				Iвых			≤ 50 мкА.
90

НЕ (два ЛЭ останутся свободными). Принципиальная электрическая схема устройства в базисе ИЛИ-НЕ представлена на рисунке 9. На схеме выполнены обозначения в соответствии с п. 6.3.

X4 X3 X2 X1

0 1 0 1

			1					4			1
					X
												X1			X4					f11 (X1, X2 , X3 , X4 )
																			1
				1
												0
																				1
			1						1
						X
				0
											1
												X1			X2 X3

0

1 X2

1

Рисунок 8 – Логическая схема устройства в базисе ИЛИ-НЕ

7.4 Определяем среднюю задержку распространения сигнала от входа к выходу устройства и среднюю потребляемую мощность.

В худшем случае сигнал передается через три ЛЭ. Расчет средней задержки выполним аналогично п. 6.4. В результате получаем сред-

нюю задержку tзд.р.ср 2 20 23 63 нс.

Расчет средней потребляемой мощности выполним аналогично п. 6.4. В результате получаем среднюю потребляемую мощность

Pпот.ср (10 2 20) 5 200 мкВт.

19

Таким образом, устройство на микросхемах серии 1554 имеет более высокое быстродействие и, следовательно, большую среднюю потребляемую мощность.

X4 X3 X2 X1
	0			1			0			1					DD1, DD3 - ЭКР1564ЛЕ1,
															DD2 - ЭКР1564ЛЕ4.
										2			DD1.1										DD1.4					DD3.1
														1										1
																1		X4					11
																									13		2			1
												3																	1
																1							12							f11 (X1, X2 , X3 , X4 )
																									0		3
																														1
											5		DD1.2
														1		4					1
																			X
												6																Вывод 14 DD1...DD3 -
																0
																							DD2.1					питание, вывод 7 -
																												общий.
													DD1.3
										8													1	1
														1		10
																		X2							12
																							2
												9
																	1						13			0

Рисунок 9 – Принципиальная электрическая схема устройства в базисе ИЛИ-НЕ

8 Проверим правильность функционирования логических и принципиальных схем КЦУ в базисах И-НЕ, ИЛИ-НЕ (рисунки 6…9). Для этого проставим на выходах всех логических элементов значения сигналов для пятого набора аргументов. Поскольку на выходах логических схем единичный уровень сигнала, то они функционируют в соответствии с таблицей истинности (см. значение логической функции f11 для пятого набора аргументов).

9 Сравним по сложности логические и принципиальные схемы КЦУ на рисунках 6…9, для этого подсчитаем общее число входов логических элементов. По этому критерию схемы в базисе И-НЕ проще.

20

	6	–	–
	5	IN74HC4015A	–
	4	IN74ACT4015	IN74ACT4520
	3	IN74AC4015	IN74AC4520
	2	ИР46	ИЕ23
Окончание таблицы Б.1	1	19 Два четырехразрядных сдвиговых регистра с последовательным вводом, параллельным выводом информации	20 Два четырехразрядных двоичных счетчика

– Обозначения микросхем по ГОСТ 17021-88 складывается из четырех элементов. Первые	колонках 3…6, а третий и четвертый – в колонке 2. Например, обозначение микросхемы	ГОСТ 17021-88 – 1554ИР41, а IN74ACT534 – 1594ИР41 (тип корпуса не указан).
Примечание	два указаны в	IN74AC534 по

89