- •Архитектура и система команд эвм
- •Методические указания
- •230400 «Информационные системы и технологии» («Информационные системы и технологии»)
- •Архитектура и система команд эвм
- •1. Программная модель учебной эвм
- •1.1. Структура учебной эвм
- •1.2. Представление данных в модели эвм
- •1.3. Система команд
- •1.4.Состояния и режимы работы эвм
- •1.5. Интерфейс пользователя
- •2. Лабораторные работы
- •2.1. Лабораторная работа № 1 Изучение архитектуры эвм и системы команд
- •2.2. Лабораторная работа № 2. Исследование команд передачи управления
- •2.3. Лабораторная работа № 3. Изучение косвенной адресации. Программирование цикла с переадресацией
- •2.4. Лабораторная работа № 4. Подпрограммы и стек
- •Библиографический список
- •Архитектура и система команд эвм
- •Методические указания
- •230400 «Информационные системы и технологии» («Информационные системы и технологии»)
- •394026 Воронеж, Московский просп., 14
ФГБОУ ВПО «Воронежский государственный технический университет»
Кафедра систем автоматизированного проектирования
и информационных систем
- 2012
Архитектура и система команд эвм
Методические указания
к лабораторным работам по дисциплинам «Функционально-структурная организация ЭВМ», «Архитектура информационных систем» для студентов по направлению подготовки бакалавров 230100 «Информатика
и вычислительная техника» (профиль «Системы автоматизированного проектирования»),
230400 «Информационные системы и технологии» («Информационные системы и технологии»)
очной формы обучения
Воронеж 2012
Составитель канд. техн. наук А.В. Питолин
УДК 681.3
Архитектура и система команд ЭВМ: методические указания к лабораторным работам по дисциплинам «Функционально-структурная организация ЭВМ», «Архитектура информационных систем» для студентов по направлению подготовки бакалавров 230100 «Информатика и вычислительная техника» (профиль «Системы автоматизированного проектирования»), 230400 «Информационные системы и технологии» («Информационные системы и технологии») очной формы обучения / ФГБОУ ВПО «Воронежский государственный технический университет»; сост. А.В. Питолин. Воронеж, 2012. 33 с.
Методические указания содержат теоретические и практические сведения по изучения архитектуры и системы команд ЭВМ, программированию различных алгоритмических структур с использованием программной модели ЭВМ.
Методические указания подготовлены в электронном виде в текстовом редакторе MS Word XP и содержатся в файле Архитектура ЭВМ.doc.
Табл. 14. Ил. 9. Библиогр.: 4 назв.
Рецензент канд. техн. наук, доц. Е.Н. Королев
Ответственный за выпуск зав. кафедрой д-р техн. наук, проф. Я.Е. Львович
Издается по решению редакционно-издательского совета Воронежского государственного технического университета
© ФГБОУ ВПО «Воронежский государственный
технический университет», 2012
Архитектура и система команд эвм
1. Программная модель учебной эвм
1.1. Структура учебной эвм
Под вычислительной машиной понимают комплекс программных и технических средств, предназначенный для автоматизации подготовки и решения задач пользователей.
Архитектура вычислительной машины (ВМ) – это логическое построение ЭВМ. Данное понятие включает в себя перечень и формат команд, формы представления данных, механизмы ввода/вывода, способы адресации памяти и т. д.
Понятие структура ВМ включает в себя вопросы физического построения вычислительных средств: состав устройств, число регистров процессора, емкость памяти, наличие блока для обработки чисел в формате с плавающей запятой, тактовая частота центрального процессора и т. д.
Моделируемая ЭВМ включает процессор, оперативную (ОЗУ) и сверхоперативную память, устройство ввода (УВв) и устройство вывода (УВыв). Процессор, в свою очередь, состоит из центрального устройства управления (УУ), арифметического устройства (АУ) и системных регистров (CR, PC, и др.). Структурная схема ЭВМ показана на рис. 1.
Рис. 1. Общая структура учебной ЭВМ
В ячейках ОЗУ хранятся команды и данные. Емкость ОЗУ составляет 1000 ячеек. По сигналу MWr выполняется запись содержимого регистра данных (MDR) в ячейку памяти с адресом, указанным в регистре адреса (MAR). По сигналу MRd происходит считывание — содержимое ячейки памяти с адресом, содержащимся в MAR, передается в MDR.
Сверхоперативная память с прямой адресацией содержит десять регистров общего назначения R0—R9. Доступ к ним осуществляется (аналогично доступу к ОЗУ) через регистры RAR и RDR.
АУ осуществляет выполнение одной из арифметических операций, определяемой кодом операции (СОР), над содержимым аккумулятора (Асс) и регистра операнда (DR). Результат операции всегда помещается в Асс. При завершении выполнения операции АУ вырабатывает сигналы признаков результата: Z (равен 1, если результат равен нулю); S (равен 1, если результат отрицателен); OV (равен 1, если при выполнении операции произошло переполнение разрядной сетки). В случаях, когда эти условия не выполняются соответствующие сигналы имеют нулевое значение.
В модели ЭВМ предусмотрены внешние устройства двух типов. Во-первых, это регистры IR и OR, которые могут обмениваться с аккумулятором с помощью безадресных команд IN (Acc:= IR) и OUT (OR:= Acc). Во-вторых, это набор моделей внешних устройств, которые могут подключаться к системе и взаимодействовать с ней в соответствии с заложенными в моделях алгоритмами. Каждое внешнее устройство имеет ряд программно-доступных регистров, может иметь собственный обозреватель (окно видимых элементов).
УУ осуществляет выборку команд из ОЗУ в последовательности, определяемо естественным порядком выполнения команд (т. е. в порядке возрастания адресов команд в ОЗУ) или командами передачи управления; выборку из ОЗУ операндов, задаваемых адресами команды; инициирование выполнения операции, предписанной командой; останов или переход к выполнению следующей команды.
В качестве сверхоперативной памяти в модель включены регистры общего назначения (РОН) и может подключаться модель кэш-памяти.
В состав УУ ЭВМ входят:
PC — счетчик адреса команды, содержащий адрес текущей команды;
CR — регистр команды, содержащий код команды;
RB — регистр базового адреса, содержащий базовый адрес;
SP — указатель стека, содержащий адрес верхушки стека;
RA — регистр адреса, содержащий исполнительный адрес при к венной адресации.
Регистры Асс, DR, IR, OR, CR и все ячейки ОЗУ и РОН имеют длину десятичных разрядов, регистры PC, SP, RA и RB — 3 разряда.