- •Введение
- •7. Иерархия памяти
- •7.1. Основы
- •7.2. Организация кэш-памяти
- •7.2.1. Параметры описания кэш-памяти и ее иерархия
- •7.2.2. Увеличение производительности кэш-памяти
- •7.3. Принципы организации основной памяти в современных компьютерах
- •7.3.1. Общие положения
- •7.3.2. Увеличение разрядности основной памяти
- •7.3.3. Память с расслоением
- •7.3.4. Использование специфических свойств динамических зупв
- •7.4. Виртуальная память и организация защиты памяти
- •7.4.1. Концепция виртуальной памяти
- •7.4.2. Страничная организация памяти
- •7.4.3. Сегментация памяти
- •8. Современные микропроцессоры
- •8.1. Процессоры с архитектурой 80x86 и Pentium
- •8.2. Особенности процессоров с архитектурой sparc компании Sun Microsystems
- •8.3. Процессоры pa-risc компании Hewlett-Packard
- •8.4. Процессор mc88110 компании Motorola
- •8.5. Особенности архитектуры mips компании mips Technology
- •8.6. Особенности архитектуры Alpha компании dec
- •8.7. Особенности архитектуры power компании ibm и PowerPc компаний Motorola, Apple и ibm
- •8.7.1. Архитектура power
- •8.7.2. Эволюция архитектуры power в направлении архитектуры PowerPc
- •8.7.4. Процессор PowerPc 603
- •9. Организация ввода/вывода
- •9.1. Общие положения
- •9.2. Системные и локальные шины
- •9.2.1. Центральная шина
- •9.2.2. Стандарты шин
- •9.3. Устройства ввода/вывода
- •9.3.1. Основные типы устройств ввода/вывода
- •9.3.2. Магнитные и магнитооптические диски
- •9.3.3. Дисковые массивы и уровни raid
- •9.3.4. Устройства архивирования информации
- •10. Многопроцессорные системы
- •10.1. Классификация систем параллельной обработки данных
- •10.2. Модели связи и архитектуры памяти
- •10.3. Многопроцессорные системы с общей памятью
- •10.3.1. Мультипроцессорная когерентность кэш-памяти
- •10.3.2. Альтернативные протоколы
- •10.4. Основы реализации
- •11. Системы высокой готовности и отказоустойчивые системы
- •11.1. Основные определения
- •11.2. Подсистемы внешней памяти высокой готовности
- •11.3. Требования, предъявляемые к системам высокой готовности
- •11.3.1. Конфигурации систем высокой готовности
- •11.3.2. Требования начальной установки системы
- •11.3.3. Требования к системному программному обеспечению
- •11.3.4. Журнализация файловой системы
- •11.3.5. Изоляция неисправного процесса
- •11.3.6. Мониторы обработки транзакций
- •11.3.7. Другие функции программного обеспечения
- •11.3.8. Требования высокой готовности к прикладному программному обеспечению
- •11.3.9. Требования к сетевой организации и к коммуникациям
- •11.4. "Кластеризация" как способ обеспечения высокой готовности системы
- •11.4.1. Базовая модель vax/vms кластеров
- •11.4.2. Системное программное обеспечение vax-кластеров
- •11.4.3. Критерии оценки кластеров Gartner Group
- •11.4.4. Кластеры Alpha/osf компании dec
- •11.4.5. Unix-кластеры компании ibm
- •11.4.6. Кластеры at&t gis
- •11.4.7. Кластеры Sequent Computer Systems
- •11.4.8. Системы высокой готовности Hewlett-Packard
- •11.4.9. Кластерные решения Sun Microsystems
- •11.4.10. Отказоустойчивые решения Data General
- •Список использованных источников
МИНИСТЕРСТВО ОБРАЗОВАНИЯ РОССИЙСКОЙ ФЕДЕРАЦИИ
Воронежский государственный технический университет
О.Я.Кравец, Е.С.Подвальный
ОРГАНИЗАЦИЯ ВЫЧИСЛИТЕЛЬНЫХ СИСТЕМ: КОМПОНЕНТЫ, ТЕХНОЛОГИИ, РЕАЛИЗАЦИЯ
Учебное пособие
Воронеж 2003
ББК 32.973.202я73
К78
Кравец О.Я., Подвальный Е.С. Организация вычислительных систем: компоненты, технология, реализация: Учебное пособие. - Воронеж: Воронеж. гос. техн. ун-т, 2003. 136 с.
Учебное пособие охватывает круг вопросов, связанных с основами построения современных вычислительных систем. Рассмотрены принципы организации основных компонент вычислительных систем, исследованы современные технологии, дан краткий перечень способов реализации высокопроизводительных компьютеров.
Пособие предназначено для студентов, обучающихся по специальности 220100 "Вычислительные машины, комплексы, системы и сети", 351400 "Прикладная информатика (по отраслям)" при изучении дисциплины «Организация ЭВМ, комплексов и компьютерных сетей», а также может быть полезно и для студентов непрофильных специальностей в качестве введения в проблемы построения информационно-вычислительных систем и методы управления ими.
Учебное пособие подготовлено на магнитном носителе в текстовом редакторе MS Word 97 и содержится в файле «текст_архитектура_2.doc».
Табл. 9. Ил. 22. Библиогр.: 7 назв.
Рецензенты: Кафедра прикладной математики Липецкого государственного технического университета;
докт. техн. наук, проф. С.А.Баркалов
Издается по решению редакционно-издательского совета Воронежского государственного технического университета
ББК 32.973.202я73
Кравец О.Я., Подвальный Е.С., 2002
Оформление. Воронежский государственный технический университет, 2002
Содержание
Введение 6
7. Иерархия памяти 7
7.1. Основы 7
7.2. Организация кэш-памяти 8
7.2.1. Параметры описания кэш-памяти и ее иерархия 8
7.2.2. Увеличение производительности кэш-памяти 12
7.3. Принципы организации основной памяти в современных компьютерах 14
7.3.1. Общие положения 14
7.3.2. Увеличение разрядности основной памяти 16
7.3.3. Память с расслоением 16
7.3.4. Использование специфических свойств динамических ЗУПВ 18
7.4. Виртуальная память и организация защиты памяти 19
7.4.1. Концепция виртуальной памяти 19
7.4.2. Страничная организация памяти 20
7.4.3. Сегментация памяти 22
8. Современные микропроцессоры 23
8.1. Процессоры с архитектурой 80x86 и Pentium 23
8.2. Особенности процессоров с архитектурой SPARC компании Sun Microsystems 27
8.2.1. SuperSPARC 28
8.2.2. HyperSPARC 31
8.2.3. MicroSPARC-II 35
8.3. Процессоры PA-RISC компании Hewlett-Packard 37
8.3.1. PA 7100 37
8.3.2. PA 7200 44
8.4. Процессор MC88110 компании Motorola 45
8.5. Особенности архитектуры MIPS компании MIPS Technology 48
8.6. Особенности архитектуры Alpha компании DEC 53
8.7. Особенности архитектуры POWER компании IBM и PowerPC компаний Motorola, Apple и IBM 60
8.7.1. Архитектура POWER 60
8.7.2. Эволюция архитектуры POWER в направлении архитектуры PowerPC 64
8.7.3. PowerPC 601 65
8.7.4. Процессор PowerPC 603 66
8.7.5. PowerPC 604 68
8.7.6. PowerPC 620 69
9. Организация ввода/вывода 70
9.1. Общие положения 70
9.2. Системные и локальные шины 71
9.2.1. Центральная шина 71
9.2.2. Стандарты шин 75
9.3. Устройства ввода/вывода 80
9.3.1. Основные типы устройств ввода/вывода 80
9.3.2. Магнитные и магнитооптические диски 81
9.3.3. Дисковые массивы и уровни RAID 86
9.3.4. Устройства архивирования информации 90
10. Многопроцессорные системы 92
10.1. Классификация систем параллельной обработки данных 92
10.2. Модели связи и архитектуры памяти 98
10.3. Многопроцессорные системы с общей памятью 100
10.3.1. Мультипроцессорная когерентность кэш-памяти 101
10.3.2. Альтернативные протоколы 104
10.4. Основы реализации 106
11. Системы высокой готовности и отказоустойчивые системы 111
11.1. Основные определения 111
11.2. Подсистемы внешней памяти высокой готовности 116
11.3. Требования, предъявляемые к системам высокой готовности 118
11.3.1. Конфигурации систем высокой готовности 118
11.3.2. Требования начальной установки системы 120
11.3.3. Требования к системному программному обеспечению 121
11.3.4. Журнализация файловой системы 121
11.3.5. Изоляция неисправного процесса 121
11.3.6. Мониторы обработки транзакций 122
11.3.7. Другие функции программного обеспечения 122
11.3.8. Требования высокой готовности к прикладному программному обеспечению 122
11.3.9. Требования к сетевой организации и к коммуникациям 123
11.4. "Кластеризация" как способ обеспечения высокой готовности системы 124
11.4.1. Базовая модель VAX/VMS кластеров 124
11.4.2. Системное программное обеспечение VAX-кластеров 126
11.4.3. Критерии оценки кластеров Gartner Group 127
11.4.4. Кластеры Alpha/OSF компании DEC 128
11.4.5. UNIX-кластеры компании IBM 129
11.4.6. Кластеры AT&T GIS 131
11.4.7. Кластеры Sequent Computer Systems 132
11.4.8. Системы высокой готовности Hewlett-Packard 133
11.4.9. Кластерные решения Sun Microsystems 135
11.4.10. Отказоустойчивые решения Data General 136
Список использованных источников 138
Введение
Учебное пособие охватывает круг вопросов, связанных с основами построения современных вычислительных систем. Рассмотрены принципы организации основных компонент вычислительных систем, исследованы современные технологии, дан краткий перечень способов реализации высокопроизводительных компьютеров.
Пособие предназначено для студентов, обучающихся по специальности 220100 "Вычислительные машины, комплексы, системы и сети", 351400 "Прикладная информатика (по отраслям)", а также может быть полезно и для студентов непрофильных специальностей в качестве введения в проблемы построения информационно-вычислительных систем и методы управления ими.
Учебное пособие ориентировано на изучение дисциплин «Организация ЭВМ, комплексов и систем», «Микропроцессоры», «Периферийные устройства» и ряда других.
Учебное пособие в основном следует изложению обзора «Современные высокопроизводительные компьютеры», В.Шнитман.
Предлагаемое читателю учебное пособие покрывает вторую часть соответствующей дисциплины и является логическим продолжением пособия тех же авторов «Организация вычислительных систем: архитектура, конвейеризация, параллелизм» (Воронеж: ВГТУ, 2002). Следствием продолжающегося характера пособия является продолжающаяся нумерация разделов.
Седьмой раздел содержит описание иерархии памяти. В восьмом дан обзор современных микропроцессоров. Организации ввода/вывода посвящен девятый раздел. Многопроцессорные системы являются основой десятого раздела. Системы высокой готовности и отказоустойчивые системы раскрываются в одиннадцатом разделе.
В написании подраздела 7.2 принимал участие А.В.Пономарев, 7.4 – С.Р.Прохончуков, 11.3 – А.Н.Черепухин.
7. Иерархия памяти
7.1. Основы
В основе реализации иерархии памяти современных компьютеров лежат два принципа: принцип локальности обращений и соотношение стоимость/производительность. Принцип локальности обращений говорит о том, что большинство программ к счастью не выполняют обращений ко всем своим командам и данным равновероятно, а оказывают предпочтение некоторой части своего адресного пространства.
Иерархия памяти современных компьютеров строится на нескольких уровнях, причем более высокий уровень меньше по объему, быстрее и имеет большую стоимость в пересчете на байт, чем более низкий уровень. Уровни иерархии взаимосвязаны: все данные на одном уровне могут быть также найдены на более низком уровне, и все данные на этом более низком уровне могут быть найдены на следующем нижележащем уровне и так далее, пока мы не достигнем основания иерархии.
Иерархия памяти обычно состоит из многих уровней, но в каждый момент времени мы имеем дело только с двумя близлежащими уровнями. Минимальная единица информации, которая может либо присутствовать, либо отсутствовать в двухуровневой иерархии, называется блоком. Размер блока может быть либо фиксированным, либо переменным. Если этот размер зафиксирован, то объем памяти является кратным размеру блока.
Успешное или неуспешное обращение к более высокому уровню называются соответственно попаданием (hit) или промахом (miss). Попадание - есть обращение к объекту в памяти, который найден на более высоком уровне, в то время как промах означает, что он не найден на этом уровне. Доля попаданий (hit rate) или коэффициент попаданий (hit ratio) есть доля обращений, найденных на более высоком уровне. Иногда она представляется процентами. Доля промахов (miss rate) есть доля обращений, которые не найдены на более высоком уровне.
Поскольку повышение производительности является главной причиной появления иерархии памяти, частота попаданий и промахов является важной характеристикой. Время обращения при попадании (hit time) есть время обращения к более высокому уровню иерархии, которое включает в себя, в частности, и время, необходимое для определения того, является ли обращение попаданием или промахом. Потери на промах (miss penalty) есть время для замещения блока в более высоком уровне на блок из более низкого уровня плюс время для пересылки этого блока в требуемое устройство (обычно в процессор). Потери на промах далее включают в себя две компоненты: время доступа (access time) - время обращения к первому слову блока при промахе, и время пересылки (transfer time) - дополнительное время для пересылки оставшихся слов блока. Время доступа связано с задержкой памяти более низкого уровня, в то время как время пересылки связано с полосой пропускания канала между устройствами памяти двух смежных уровней.
Чтобы описать некоторый уровень иерархии памяти надо ответить на следующие четыре вопроса:
1. Где может размещаться блок на верхнем уровне иерархии? (размещение блока).
2. Как найти блок, когда он находится на верхнем уровне? (идентификация блока).
3. Какой блок должен быть замещен в случае промаха? (замещение блоков).
4. Что происходит во время записи? (стратегия записи).