пособие Вычислительная техника

Рис. 6.5. Коммутатор (мультиплексор), собранный на ключах

Такой коммутатор одинаково хорошо будет работать как с аналоговыми, так и с цифровыми сигналами. Однако скорость работы механических ключей оставляет желать лучшего, да и управлять ключами часто приходится автоматически при помощи какой-либо схемы.

Условное графическое обозначение комбинационного цифрового устройства представлено на рисунке 6.6.

Рис. 6.6. Условное графическое обозначение для цифрового элемента мультиплексора

Для осуществления коммутации логических уровней в качестве электронного ключа чаще всего используется элемент «И». При этом один из входов логического элемента «И» будем рассматривать как информационный вход электронного ключа, а другой вход – как управляющий. Так как оба входа логического элемента «И» эквивалентны, то не важно, какой из них будет управляющим входом. Для объединения выходов элементов «И» в один выход будем использовать элемент «ИЛИ». Получившийся вариант схемы коммутатора с управлением логическими уровнями приведён на рисунке 6.7.

51

Рис. 6.7. Принципиальная схема мультиплексора, выполненная на логических элементах

Для управления таким коммутатором требуется много входов, поэтому в состав мультиплексора обычно включают двоичный дешифратор, как показано на рисунке 6.3. Это позволяет управлять переключением информационных входов при помощи двоичных кодов, подаваемых на управляющие входы (A0 , A1,..., Ak ). Количество информационных входов в таких схемах выбирают кратным степени числа два.

Рис. 6.8. Принципиальная схема мультиплексора, управляемого двоичным кодом

Входы A0, A1,..., Ak являются управляющими (адресными) входами мультиплексора, определяющими номер входа, с которого входной сигнал будет соединён с выводом мультиплексора Y.

В отечественных микросхемах мультиплексоры обозначаются буквами КП, следующими непосредственно за номером серии микросхем. Например, микросхема К1533КП2 является сдвоенным четырёхканальным мультиплексором, выполненным по ТТЛ-технологии, а микросхема К1561КП1 является сдвоенным четырёхканальным мультиплексором, выполненным по КМОП-технологии.

52

Демультиплексоры

Демультиплексор имеет один информационный вход и несколько выходов. Он представляет собой устройство, которое осуществляет коммутацию информационного входного сигнала на один из выходов, имеющий адрес (номер), задаваемый на входах управления. Демультиплексор можно построить на основе точно таких же схем логического «И», как и при построении мультиплексора. Существенным отличием от мультиплексора является возможность объединения нескольких входов в один без дополнительных схем. Однако для увеличения нагрузочной способности микросхемы на входе демультиплексора для усиления входного сигнала лучше поставить инвертор.

Схема демультиплексора приведена на рисунке 6.9. В этой схеме для выбора конкретного выхода демультиплексора, как и в мультиплексоре, используется двоичный дешифратор.

Рис. 6.9. Принципиальная схема демультиплексора, управляемого двоичным кодом

Однако если рассмотреть принципиальную схему самого дешифратора, то можно значительно упростить демультиплексор. Достаточно просто к каждому логическому элементу «И», входящему в состав дешифратора, просто добавить ещё один вход – In. Такую схему часто называют дешифратором с входом разрешения работы. Ус- ловно-графическое изображение демультиплексора приведено на рисунке 6.10.

53

		X	DMX	Y0
				Y1
		A0		Y2
					...
		A1
	...			Yk
		Ak

Рис. 6.10. Условно-графическое обозначение демультиплексора

счетырьмя выходами

Вэтом обозначении X – информационный вход, A0, A1,..., Ak – управляющие (адресные) входы, Y0,Y1,...,Yk – выходы устройства.

ВМОП-микросхемах не существует отдельных микросхем демультиплексоров, так как МОП-мультиплексоры, описанные информационным сигналом, не различают вход и выход, т.е. направление распространения информационных сигналов, точно так же как и в механических ключах, может быть произвольным. Если поменять входы

ивыход местами, то КМОП-мультиплексоры будут работать в качестве демультиплексоров. Поэтому их часто называют просто коммутаторами.

6.3.Преобразователи кодов

Преобразователем кодов называется цифровое устройство, осуществляющее преобразование слов входного алфавита (X0, X1,..., Xn ) в слова выходного алфавита (Y0,Y1,...,Yk ). Соотношения между числами пик могут быть любыми: n k , n k, n k . Другими словами, под преобразованием кодов понимается преобразование n-разрядных двоичных чисел, представляющих информацию в одном заданном коде, в k -разрядные двоичные числа, представляющие эту информацию

вдругом коде. Преобразователем кода называется комбинационное устройство, предназначенное для изменения вида кодирования информации. Необходимость в преобразовании кодов связана с тем, что

вцифровой системе для представления информации используется несколько разновидностей двоичного кода (прямой, обратный, дополнительный, двоично-десятичный, двоично-десятичный с избытком 3 и т.д.). Одной из областей применения служит преобразование двоичных чисел в последовательность цифр и знаков на семисегментных и матричных индикаторах и запуск шкальных индикаторов.

54

Используются и другие виды кодов, позволяющие, например, при передаче информации по линиям связи уменьшать вероятность появления ошибки, обнаруживать или даже исправлять её в дальнейшем. Примерами таких кодов являются коды с проверкой чётности или нечётности, коды Хемминга.

Работа преобразователя кодов, так же как и других комбинационных устройств, описывается таблицей истинности, которая устанавливает соответствие кодов, снимаемых с выхода преобразователя, кодам, подаваемым на его вход. Следует отметить, что в общем случае в таблице истинности число разрядов входного и выходного кодов может не совпадать. Важно, что таблица устанавливает однозначное соответствие различных кодов. Таблица истинности является основанием для синтеза логической структуры конкретного преобразователя кодов.

Преобразователи кодов можно разделить на два типа:

1)с весовым преобразователем кодов;

2)с невесовым преобразователем кодов.

Примером преобразователей первого типа являются преобразователи десятичных кодов в двоичные, двоично-десятичных кодов в двоичные, двоичных кодов в десятичные и двоично-десятичных в двоичные и др. Преобразователи второго типа используются для преобразования двоично-десятичного кода в код семисегментного индикатора десятичных цифр, двоичного кода в код Грея, Хемминга и др. Эти задачи решаются разными путями. Одним из таких путей является применение комбинационных узлов, называемых преобразователями кодов. Вариант условного обозначения преобразователя кода приведён на рисунке 6.11.

Рис. 6.11. Условное графическое обозначение преобразователя кода

Одним из весьма распространённых путей реализации преобразователей кодов является метод последовательного соединения дешифратора и шифратора (рис. 6.12).

55

X0

DC

y0

x0

CD

Y1

X1

y1

x1

Y2

y2

x2

X2

y3

x

Y

3

3

y4

x4

y5

5

y6

x

x6

y7

7

x

Рис. 6.12. Схема преобразователя кода на основе дешифратора и шифратора

Дешифратор преобразовывает входной код (X0 , X1, X2 ) в некоторую пространственную позицию, которая затем вновь кодируется шифратором в соответствии с заданием в код (Y0,Y1,.Y2 ). Такой путь чрезвычайно прост и гибок в реализации (поскольку изменение способа кодирования может быть достигнуто простой перепайкой шин, соединяющих дешифратор и шифратор). Однако здесь неизбежна аппаратурная избыточность схем и, как правило, увеличивается задержка. Оптимальные схемы, с точки зрения скорости, могут быть синтезированы на основе таблиц истинности, показывающих соответствие исходных и преобразованных кодов.

Второй подход – это синтез m независимых одновыходных функций по заданной таблице истинности таблице соответствия кодов.

Рассмотрим преобразование двоичного кода в код Грея, у которого переход к соседнему числу сопровождается изменением только в одном разряде. Так, в технике аналого-цифрового преобразования и пересчётных устройствах широко используется код Грея (пример которой представлен в таблице).

2-битный код Грея	3-битный код Грея	4-битный код Грея
00	000	0000
01	001	0001
11	011	0011
10	010	0010
	110	0110
	111	0111
	101	0101
	100	0100
		1100
		1101
		1111
		1110
		1010
		1011
		1001
		1000

56

Код Грея позволяет существенно сократить время преобразования и повысить эффективность защиты от нежелательных сбоев при переходах выходного кода. Недостатком кода Грея является то, что в нём затруднено выполнение арифметических операций и цифроаналоговое преобразование. Поэтому при необходимости код Грея преобразуется в обычный двоичный код. Переход от двоичного кода к коду Грея осуществляется следующим образом: старшие разряды совпадают, а любой следующий разряд Yk кода Грея равен сумме по модулю два соответствующего Xk и предыдущего Xk 1 разрядов двоичного кода. При обратном переходе старшие разряды также совпадают, но каждый следующий разряд получается в результате суммирования по модулю два полученного разряда двоичного кода и соответствующего разряда кода Грея, т.е. Xk 1 Yk 1 Xk .

Далее определяется ДНФ функции. На основании полученных выражений строим комбинационное цифровое устройство (рис. 6.13).

X0 X0 X1 X1 X2 X2 X3 X3

Y1

&

1 Y2

&

&

1 Y3

&

&

1 Y4

&

Рис. 6.13. Схема преобразователя двоичного кода в код Грея

Вопросы для самопроверки

1. Реализовать на основе простых логических элементов комбинационные цифровые устройства: десятично-двоичный шифратор и дешифратор.

57

2. Построить преобразователь кода согласно следующей таблице истинности:

			Выходы					Входы
X0	X1	X2	X3	X4	X5	X6	Y0	Y1	Y2
1	1	1	1	1	1	0	0	0	0
0	1	1	0	0	0	0	0	0	1
1	1	0	1	1	0	1	0	1	0
1	1	1	1	0	0	1	0	1	1
0	1	1	0	0	1	1	1	0	0
1	1	1	0	0	0	0	1	0	1
1	1	1	1	1	1	1	1	1	0
1	1	1	1	0	1	1	1	1	1

Выходы преобразователя кода подключены ко входам семисегментного индикатора:

X0

X5 X6 X1

X4 X3 X2

3. Построить мультиплексор согласно таблице истинности:

		Информационные входы						Управляющие входы
X0	X1	X2	X3	X4		X5	X6	A0	A1	A2
1	0	0	0	0		0	0	0	0	1
0	0	1	0	0		0	0	0	1	0
0	0	0	0	1		0	0	0	1	1
0	0	0	1	0		0	0	1	0	0
0	0	0	0	0		0	1	1	0	1
0	0	0	0	0		1	0	1	1	0
0	1	0	0	0		0	0	1	1	1

Вопросы для самоконтроля

1.В чём отличие преобразователей кодов от шифраторов?

2.Что такое мультиплексор и демультиплексор?

3.Что такое код Грея?

4.Что такое шифратор и дешифратор?

58

7. ИЗУЧЕНИЕ КОМБИНАЦИОННЫХ ЦИФРОВЫХ УСТРОЙСТВ

Цель главы: изучение комбинационных цифровых устройств – регистров и счётчиков. Реализация комбинационных цифровых устройств (КЦУ) на основе простых логических функций и составление таблиц истинности. Изучение способов построения аналого-циф- ровых и цифроаналоговых преобразователей.

7.1. Регистры

Регистры – цифровые устройства с последовательным или параллельным доступом, предназначенные для хранения n -разрядных чисел и выполнения преобразования над ними.

Регистр представляет собой упорядоченную последовательность D-, T-, JKили RS-триггеров, число которых соответствует требуемому числу разрядов. С каждым регистром обычно связано комбинационное цифровое устройство, с помощью которого обеспечивается выполнение некоторых операций над словами.

Фактически любое цифровое устройство можно представить в виде совокупности регистров, соединённых друг с другом при помощи комбинационных цифровых устройств.

Регистры можно классифицировать на регистры хранения и сдвига. Сдвигающие регистры по действию с числами можно разделить два вида: по способу загрузки/выгрузки данных (параллельные, последовательные и комбинированные) и по направлению передачи данных (однонаправленные и реверсивные).

Регистры с параллельной (статической) загрузкой/выгрузкой позволяют одновременную запись/считывание данных со всех входов/ выходов. В параллельных регистрах триггеры разрядов не обмениваются данными между собой. Общими для разрядов обычно являются цепи тактирования, сброса/установки, разрешения выхода или приёма, т.е. цепи управления. Пример реализации четырёхбитного регистра представлен на рисунке 7.1.

59

D0	TTQ	Q0
D
C	Q
D1	TTQ	Q1
D
C	Q
D2	TTQ	Q2
D
C	Q
D3	TTQ	Q3
D
C	Q
C

Рис. 7.1. Параллельный регистр хранения данных

Последовательные, в свою очередь, позволяют обращение только к входному или выходному триггеру. Данные записываются во входной триггер последовательно и перезаписываются в последующие триггеры с поступлением единицы разрешения тактового сигнала. Основной режим работы – сдвиг разрядов кода от одного триггера к другому на каждый импульс тактового сигнала. В однотактных регистрах со сдвигом на один разряд вправо «слово» сдвигается при поступлении синхросигнала. Пример однотактного сдвигающего регистра представлен на рисунке 7.2, диаграмма, поясняющая работу регистра, представлена на рисунке 7.3. В сдвигающих регистрах, не имеющих логических элементов в межразрядных связях, нельзя применять одноступенчатые триггеры, управляемые уровнем, поскольку некоторые триггеры могут за время действия разрешающего уровня синхросигнала переключиться неоднократно, что недопустимо. Появление в межразрядных связях логических элементов, и тем более логических схем неединичной глубины, упрощает выполнение условий работоспособности регистров и расширяет спектр типов триггеров, пригодных для этих схем. Многотактные сдвигающие регистры управляются несколькими синхропоследовательностями. Из их числа наиболее известны двухтактные с основным и дополнительным регистрами, построенными на простых одноступенчатых триггерах,

60