VTIT_1-42

38)Конвейер.Этапывыполнения операций.

Действия впроцессоре производятся конвейерным способом. Процесс выполнения командыможно разделить на этапы(максимум 5):В – выборка, Д-дешифрация, И– исполнение,Р – результат,ОЗ– обратная запись.

В зависимости от типовкомандымогут объединяться. Если впроцессоре выполняются сложные много тактовые команды, тонеизбеженпростой конвейера.

39) RISCпроцессор.Особенности выполнения операций

Особенности выполнения операций вRISC процессорах является наличие 2источникови 1приемника, поэтомупри имеющихся 32-хрегистрах невозможноописать все адреса непосредственновполяхкоманд.(Поле источник и поле приемник пишутсячерезthumb, кодирование сжатое) От способа кодированиязависит сложность блока дешифрации команд. Формат командутакого процессоравсегда одинаковый– 16бит и 32 бита.

40) CISCпроцессоры, особенности.

Для CISCпроцессоранет строгофиксированного формата, формат м.б.мин8 бит, 16(слово) 32(двойное слово) до40, то есть до 5байт. CISC свободно общается спамятьюследовательно вциск про-ре появляется адресацияоперандов, позволяющая выполнить операциюнадчислами,1из которыхмб впамяти,а второе всегда врегистре.

За счет указанияк смещения или непосредственного операндаформат командыможет доходить до5байт, однако основные сведениядолжныукладываться на16битах.

Кодоперации для циск хранится вдоп памяти и вполе кодапишется указание на адресэтой памяти, то есть сокращаетсякол-вобит записи.В операции могут участвовать только2регистра(1источник и 1приемник),адрес регистразапишется прямо вполе источникаи приемника. Дляуказания размерности источникаи полногоописания как источникатак и приемника вмладших разрядахиспользуется 2служебных бита.

41) Способыадресацииданныхи их особенностидля различных типов процессоров

Адресация:регистроваяи непосредственная. При регистровой оба операндаврегистре процессора,при непосредственной источник заданчислом (врегистр помещается какое-то число)

При обмене спамятью:прямая адресация: адресячейки указывается втексте команды;косвенная (несколько видов): адресячейки записывается вбазовом регистре. Различают следующие видыкосвенной адресации: базовая,базовая индексная, базоваяиндексная сосмещением.( Пример вбазовый регистр ВХ записываем точку данных, откуда начинаем считать,либодо кудазаписываем)

Risc: способыадресации данных : длякомандыпрямой и обратной загрузки всегдакосвенная адресация (LD, r1,r2, disp) в r1 пишетсябазовая точка отсчета– началообласти памяти данных, дальше даетсясмешение от этой точки. Если мы загружаем полуслово 16 бит, то берем через 2ячейки, если грузим 32бита, то берем через4 ячейки. При работе внутри ядра регистровая, непосредственнаяи битовая адресации.

В битовой адресации открывается поле от 3 до 5бит, накотором может указываться взависимости от типакомандыили код условие или номер изменяемого бита. ( условие - флаги. Флаг – состояние триггера врегистре.)

42) Структурыкомандыассемблера

Формат команды делится наполя строго определённой длинны . Основное поле представляеткодоперации(СOP), эта информацияпоступает наосновной дешифратор. Следующееполе - адресаисточникови приемников( пойдут наблок регистров)

Операндмодно положить в одинрегистр. Формат команд должен быть фиксирован.Единицаинформации в процессорной системе это 1байт,поэтомуформат команды всегдакратен байту.