Курс лекций

yi				x1		x2				x3
y0				0		0				0
y1				0		0				1
y2				0		1				0
y3				0		1				1
y4				1		0				0
y5				1		0				1
y6				1		1				0
y7				1		1				1
y1		x4			x3		x2				x1
	0			0		0		0			0
	1			0		0		0			1
	2			0		0		1			0
	3			0		0		1			1
	4			0		1		0			0
	5			0		1		0			1
	6			0		1		1			0
	7			0		1		1			1
	8			1		0		0			0
	9			1		0		0			1

S= 10 * 4 = 40

S= 2 * 4 + 6 * 3 + 2 * 2 = 30

Рассмотрим непрерывный ДС на синтезе ДС для двоично-десятичного кода.

Можно закодировать по любому

	0 – 0000
	1111	= 0
	1001
	…

Дана карта Карно:

С помощью карты Карно мы сократили сложность схемы на 25% .

§4. Шифраторы.

Рассмотрим пример синтеза .

Нам нужно преобразовать унитарный восьмиразрядный код в трёхразрядный позиционный код.

Таблица функционирования:

x3 = y4 v y5 v y6 v y7

x2 = y2 v y3 v y6 v y7 x1= y1 v y3 v y5 v y7

Для каждого X нужно иметь четырехвходовой дизьюнктор.

y4
y5		1
y6				x3
y7

Сложность схемы : S = n * 2n -1 Схема СД:

N=2n

§5. Преобразование кодов.

Преобразователь кодов – это операционное устройство которое преобразует входной код в выходной по определённому закону.

Обозначение преобразователя кодов:

	1		1
		A
	Код А		Код B
		B
	n		m

Синтез преобразователя кодов на логических схемах:

1) Таблица функционирования:

an … a1 bm … b1

2)Составление выходных функций:

Пример: bi = f (A)

3)Минимизация.

4)Построение схемы:

Это совместное использование ДС и СД (см. §4 ).

Существует ещё два способа:

1) Построение на ПЛМ (програмно – логических матрицах):

НЕ - матрица инверсий & - матрица коньюнкторов

1 - матрица дизьюнкторов

n								y1
		НЕ		&		1
								y2

2) Использование ЗУ:

RG D

M

RG A

Адрес – есть входной код , а его содержимое

– выходной.

RG D – регистр данных.

RG A – регистр адреса.

§6. Мультиплексоры.

Мультиплексор – это функциональный узел , осуществляющий подключение ( коммутацию ) одного из нескольких входов данных к выходу.

Мультиплексор – это схема , имеющая n управляющих входов , 2n информационных входов и один выход.

Мультиплексор может быть линейным ( то есть одновременно переключать несколько цепей)

Обозначение:

Состав мультиплексора:

-дешифратор

-коньюнкторы

-один дизьюнктор Простой мультиплексор

n = 2 , 2n = 4

Функциональные возможности мультиплексора:

Мультиплексор описывается в СДНФ ( совершенной дизъюнктивной нормальной форме)

Допустим на вход D1 подадим 0, на D4 подадим 0 и на D 3 подадим 1. В этом случае получается что

y = x2 x1 v x2x1

Получили сумматор выполняющий сложение по модулю 2

построение сдвигателя на мультиплексоре:

§7. Счетчики.

Обозначение счётчиков на схеме: CТ < ИМЯ >

Счётчик – это операционный элемент предназначенный для подсчёта электрических сигналов , хранения результатов а также счётчики могут использоваться в качестве делителя частоты.

Счётчик рисуется следующим образом:

КШ

y5

P1

СТА

n

1

2y1

1)Сброс (происходит по по сигналу y1)

2)Занесение константы (y2)

3)y3: CТ := СТ + 1

4)y4 : CТ := СТ – 1

5)y5: КШ := СТ

Когда мы что-то выполняем нужно учитывать существование осведомительного сигнала.

Осведомительные сигналы (Р) бывают :

P1 : CT = 0

P2 : CT = const

P3 : CT ≠ 0

P4 : M ≤ CT ≤ N , где M,N – числа

Подтверждения обязательны для этого существуют осведомительные сигналы.

Счётчик как делитель частоты: Предположим у нас

Z

Z = f / N , где N = 2 N – сколько раз отсчитанно

f

Изменение состояния счётчика будет определяться системой счисления.

Если коэффициент счёта будет находиться в интервале 1 < k < N , то такие схемы называются пересчётными

§7.1.Синтез счетчика.

Все счётчики строятся на Т- триггерах , но не обязательно. Рассмотрим обыкновенный трёхразрядный счётчик. Таблица функционирования:

				t+1			входы
	Q1	Q2	Q3	Q3	Q2	Q1	T3	T2	T1
	0	0	0	0	0	1	0	0	1
	0	0	1	0	1	0	0	1	1
	0	1	0	0	1	1	0	0	1
	0	1	1	1	0	0	1	1	1
	1	0	0	1	0	1	0	0	1
	1	0	1	1	1	0	0	1	1
	1	1	0	1	1	1	0	0	1
	1	1	1	0	0	0	1	1	1
	D1	D2	D3	J3	J2	J1	K3	K2	K1
	0	0	1	0	0	1	-	-	-
	0	1	0	0	1	-	-	-	1
	0	1	1	0	-	1	-	0	-
	1	0	0	1	-	-	-	1	1
	1	0	1	-	0	1	0	-	-
	1	1	0	-	1	-	0	-	1
	1	1	1	-	-	1	0	0	-
	0	0	0	-	-	-	0	0	0

	для T3			для T2	для T1
	T3 = Q2 Q1			T2 = Q1	T1= 1
	Tn ∑ = Qn-1	Q1	- определяет построения схемы для параллельного
			переноса
	Tn ∑ = Qn-1 Tn-1
	Tn ∑ = Qn-1	…Q1		Вычитаемые счётчики.
	Tn ∑ = Qn-1 …Tn-1

Для реверсивных счётчиков

Tn = y Qn –1 Q1 V y Qn –1 …Q1

Tn = y Qn –1 Tn-1 V y Qn –1 …Tn-1

T∑ = TT2 + TT8

Недостаток: Количество входов в коньюнкторы – 8-10 штук.

Этого недостатка нет в схемах сквозного переноса:

T∑ = TT2 + (n-2)Tr

С увеличением разрядности накапливается задержка (т-2)Tr и увеличивается время выполнения микрооперации.

§7.2.Счетчики с групповым переносом.

Правило: n разрядов счётчика делят на L групп , где в каждой группе будет по m разрядов. Внутри группы строят схемы по принципу параллельного переноса.

N = M * L

§7.3. Схема с последовательным переносом.

Недостаток : Схема с последовательным переносом - самые медленные.

При построении счётчика такого типа используются свойства прямого счёта ( такие свойства присущи системе счисления )Заключается оно в следующем: i+1 разряд переходит в новое состояние (0,1) если i-тый разряд переходит из состояния 1 в состояние 0.

Триггер будет срабатывать по переднему фронту , т.е.

T∑ мах = nTT2

Нарисуем триггер срабатывающий по заднему фронту:

Суммирующий счетчик по заднему фронту: