Электроника 2.1 / Лабы / ЛБ3 Электроника 2.1
.docxМинистерство образования и науки Российской Федерации
Федеральное государственное автономное образовательное учреждение
высшего образования
«НАЦИОНАЛЬНЫЙ ИССЛЕДОВАТЕЛЬСКИЙ
ТОМСКИЙ ПОЛИТЕХНИЧЕСКИЙ УНИВЕРСИТЕТ»
ИШЭ
Электроэнергетика и электротехника
Электропривода и электрооборудования
Отчет по лабораторной работе № 3
Исследование логических схем
по курсу «Электроника 2.1»
Выполнили: студент гр.5А6Б _________ _______ Кошкин Д.Р.
Подпись Дата Фамилия И.О.
Проверил преподаватель _________ _________ Чернышев И.А.
Подпись Дата Фамилия И.О.
Томск 2018
Цель работы: получить практические навыки при работе с логическими элементами микросхем транзисторно – транзисторной логики, а также навыки проектирования комбинационных логических схем.
Теоретические данные:
1) Логическая функция НЕ
Графическое обозначение логического элемента НЕ представлено на рисунке 1.
Рисунок 1 - Логический элемент НЕ
Таблица 1. Таблица функциональности логического элемента НЕ
Входной уровень сигнала |
Выходной уровень сигнала |
|
Теория |
Эксперимент |
|
0 |
1 |
1 |
1 |
0 |
0 |
Рисунок 2 - Модель схемы в программной среде Electronics Workbench
2) Логическая функция И
Графическое обозначение логического элемента И представлено на рисунке 2.
Рисунок 3 - Логический элемент И
Таблица 2. Таблица функциональности логического элемента И
Входные уровни сигналов |
Выходные уровни сигналов |
||
X1 |
X2 |
Теория |
Эксперимент |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
1 |
0 |
0 |
0 |
1 |
1 |
1 |
1 |
Рисунок 4 - Модель схемы в программной среде Electronics Workbench
3) Логическая функция ИЛИ
Графическое обозначение логического элемента ИЛИ представлено на рисунке 3.
Рисунок 5 - Логический элемент ИЛИ
Таблица 3. Таблица функциональности логического элемента ИЛИ
Входные уровни сигналов |
Выходные уровни сигналов |
||
X1 |
X2 |
Теория |
Эксперимент |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
1 |
1 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
Рисунок 6 - Модель схемы в программной среде Electronics Workbench
4) Логическая функция И-НЕ.
Графическое обозначение логического элемента И-НЕ представлено на рисунке 4.
Рисунок 7 - Логический элемент И-НЕ
Таблица 4. Таблица функциональности логического элемента И-НЕ
Входные уровни сигналов |
Выходные уровни сигналов |
|||
X1 |
X2 |
Теория |
Эксперимент |
|
0 |
0 |
1 |
1 |
|
0 |
1 |
1 |
1 |
|
1 |
0 |
1 |
1 |
|
1 |
1 |
0 |
0 |
Рисунок 8 - Модель схемы в программной среде Electronics Workbench
5) Логическая функция ИЛИ-НЕ.
Графическое обозначение логического элемента ИЛИ-НЕ представлено на рисунке 5.
Рисунок 9 - Логический элемент ИЛИ-НЕ
Таблица 5. Таблица функциональности логического элемента ИЛИ-НЕ
Входные уровни сигналов |
Выходные уровни сигналов |
|||
X1 |
X2 |
Теория |
Эксперимент |
|
0 |
0 |
1 |
1 |
|
0 |
1 |
0 |
0 |
|
1 |
0 |
0 |
0 |
|
1 |
1 |
0 |
0 |
Рисунок 10 - Модель схемы в программной среде Electronics Workbench
6) Логическая функция НЕ-ИЛИ.
Графическое обозначение логического элемента 2И-2ИЛИ-НЕ представлено на рисунке 6
Рисунок 11 - Логический элемент НЕ-ИЛИ.
Таблица 6. Таблица функциональности логического элемента НЕ-ИЛИ
Входной уровень сигналов |
Выходной уровень сигналов |
||
X1 |
X2 |
Yэксп |
Yтеор |
0 |
0 |
1 |
1 |
1 |
0 |
0 |
0 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
Рисунок 12 - Модель схемы в программной среде Multisim
7) Логическая функция ИСКЛЮЧАЮЩИЙ ИЛИ-НЕ.
Графическое обозначение логического элемента ИСКЛЮЧАЮЩИЙ ИЛИ-НЕ представлено на рисунке 7
Рисунок 13 - Логический элемент ИСКЛЮЧАЮЩИЙ ИЛИ-НЕ
Таблица 7. Таблица функциональности логического элемента ИСКЛЮЧАЮЩИЙ ИЛИ-НЕ
Входные уровни сигналов |
Выходной уровень сигналов |
|||
X2 |
X3 |
Yэксп |
Yтеор |
|
0 |
0 |
1 |
1 |
|
1 |
0 |
0 |
0 |
|
0 |
1 |
0 |
0 |
|
1 |
1 |
1 |
1 |
Рисунок 14 - Модель схемы в программной среде Electronics Workbench
Индивидуальное задание вариант №6. Схема соединения логических элементов И НЕ-ИЛИ.
Индивидуальное задание. Таблица 8. Результаты исследования
Входные уровни сигнала |
Выходные уровни сигнала |
||||
X1 |
X2 |
X3 |
Yэксп |
Yтеор |
|
0 |
0 |
0 |
1 |
1 |
|
1 |
0 |
0 |
1 |
1 |
|
0 |
1 |
0 |
1 |
1 |
|
1 |
1 |
0 |
0 |
0 |
|
0 |
0 |
1 |
1 |
1 |
|
1 |
0 |
1 |
1 |
1 |
|
0 |
1 |
1 |
1 |
1 |
|
1 |
1 |
1 |
1 |
1 |
Рисунок 15 – Схема по заданному уравнению
Выполнение работы с помощью программы "Multisim":
Рисунок 16 – Модель схемы в программной среде Multisim
Рисунок 17 – Осциллограмма сигналов на входе и выходе схемы
Вывод:
В ходе лабораторной работы мы ознакомились с базовыми логическими элементами и разработали схему для заданных уравнений. После чего она была проверена на лабораторной стенде и теоретические результаты сошлись с практическими. Так же данные схемы были реализованы в программной среде Electronics Workbench и Multisim. Результаты были представлены в виде осциллограмм.