Шумахер У. Полупроводниковая электроника
.pdfINFSEMI_2-Text.fm, стр. 236 из 589 (September 3, 2010, 17:05)
236 6. Память
Для транзисторов с малой (менее 1 мкм) |
|
|
|
|
|
|
|
|
|
|||
|
|
|
|
|
|
|
|
|
||||
длиной канала наблюдается снижение по- |
|
|
|
|
|
|
|
D1 |
||||
рогового напряжения из-за уменьшения за- |
|
|
|
|
|
|
|
|
|
|||
|
Контактная |
|
|
|
|
|
|
|
||||
ряда в зоне объёмно-пространственного за- |
|
|
R |
|
Вход |
|||||||
ряда под влиянием зарядов, находящихся в |
|
площадка |
|
|
|
|
|
|||||
|
(вывод) |
|
|
|
|
|
|
|
||||
|
|
|
|
|
|
|
||||||
зонах стока и истока. Это, в свою очередь, |
|
микросхемы |
|
|
|
|
|
|
|
|||
приводит к увеличению заряда инверсион- |
|
|
|
|
|
|
|
D2 |
||||
ного слоя, и пороговое напряжение умень- |
|
|
|
|
|
|
|
|||||
|
|
|
|
|
|
|
|
|
||||
шается. Дополнительным фактором, влия- |
|
|
|
|
|
|
|
|
|
|||
|
|
|
|
|
|
|
|
|
||||
ющим на пороговое напряжение, является |
Рис. 6.10. Схема защиты выводов микросхем |
|||||||||||
напряжение сток—исток VDS. |
|
DRAM от электростатического разряда. |
||||||||||
Воздействие данного фактора проявля- |
|
|
|
|
|
|
|
|
|
|||
ется в том, что уменьшение длины канала и |
диоды D1 и D2, которые открываются, если |
|||||||||||
рост напряжения |
сток—исток вызывают |
напряжение на входе превышает VDD или |
||||||||||
снижение порогового напряжения затвора. |
опускается ниже VSS. |
|
|
|
||||||||
В конце концов, это может привести к со- |
Тиристорный эффект (эффект защёлки) |
|||||||||||
прикосновению зон истока и стока и появ- |
||||||||||||
|
|
|
|
|
|
|
|
|
||||
лению тока между ними, которым невоз- |
В полупроводниковых компонентах, из- |
|||||||||||
можно будет управлять, изменяя напряже- |
готовленных по КМОП-технологии, облас- |
|||||||||||
ние затвора. То есть, возникнет так называ- |
ти истока, затвора и подложки образуют па- |
|||||||||||
емый пробой. |
|
|
разитный биполярный транзистор, кото- |
|||||||||
ESD-чувствительность (пробой |
рый обычно не создаёт никаких проблем, |
|||||||||||
поскольку его p-n-переходы смещены в об- |
||||||||||||
диэлектрика) |
|
|
||||||||||
|
|
ратном направлении и находятся в непро- |
||||||||||
|
|
|
||||||||||
Диэлектрический слой изоляции затвора |
водящем состоянии. Однако если по тем |
|||||||||||
имеет очень малую толщину, поэтому су- |
или иным причинам напряжение ис- |
|||||||||||
ществует вероятность его пробоя. Это про- |
ток—подложка (VSB) изменится таким обра- |
|||||||||||
исходит, если напряжение затвор—подлож- |
зом, что станет отрицательным, то паразит- |
|||||||||||
ка настолько велико, что токопроводящий |
ный p-n-переход окажется смещённым в |
|||||||||||
канал «захватывает» и часть оксидного |
прямом направлении и начнёт проводить |
|||||||||||
слоя, в результате транзистор окончательно |
ток. Если в КМОП-микросхеме имеется |
|||||||||||
выходит из строя. |
|
|
последовательность n-p-n и p-n-p-перехо- |
|||||||||
Выбросы напряжения, приводящие к пе- |
дов (а при использовании данной техноло- |
|||||||||||
чальным последствиям такого рода, на |
гии такие последовательности встречаются |
|||||||||||
практике происходят довольно часто. Как |
достаточно часто), то формируется структу- |
|||||||||||
правило, их причиной является разряд че- |
ра, аналогичная тиристору (четырёхслой- |
|||||||||||
рез электронный компонент, изготовлен- |
ному транзистору). Как известно, тиристор |
|||||||||||
ный по КМОП-технологии, электростати- |
обладает способностью сохранять устойчи- |
|||||||||||
ческого заряда, накопившегося на людях |
вое открытое состояние («защёлкиваться» |
|||||||||||
или механизмах. |
|
|
подобно триггеру), т.е. после открывания |
|||||||||
Подобное повреждение называется про- |
тиристора закрыть его можно лишь сняти- |
|||||||||||
боем диэлектрика под воздействием элект- |
ем напряжения питания. Таким образом, |
|||||||||||
ростатического |
разряда |
(ElectroStatic |
тиристорный эффект приводит к возникно- |
|||||||||
Discharge — ESD). Пробои возникают, в ос- |
вению высокого сквозного тока (тока ко- |
|||||||||||
новном, в транзисторах, находящихся в не- |
роткого замыкания) между шинами пита- |
|||||||||||
посредственном контакте с внешним ми- |
ния VDD и VSS КМОП-микросхемы, что, как |
|||||||||||
ром, т.е. во входных и выходных каскадах |
правило, означает выход микросхемы из |
|||||||||||
микросхем DRAM или иных устройств, из- |
строя. |
|
|
|
|
|
|
|
||||
готовленных по МОП-технологии. |
С целью противодействия данному явле- |
|||||||||||
Для того чтобы исключить возможность |
нию разработаны определённые меры. Там, |
|||||||||||
повреждения микросхем DRAM в результа- |
где это возможно, практикуется простран- |
|||||||||||
те воздействия электростатического разря- |
ственное разделение |
|
комплементарных |
|||||||||
да, в них встроены дополнительные защит- |
транзисторных пар. В других случаях ис- |
|||||||||||
ные элементы (см. Рис. 6.10). Резистор R |
пользуются защитные кольца вокруг n-кар- |
|||||||||||
ограничивает пиковый ток через защитные |
манов или выводов подложки. Эти кольца |
|
|
|
|
|
INFSEMI_2-Text.fm, стр. 237 из 589 (September 3, 2010, 17:05) |
||
|
|
|
6.2. Принцип работы и область применения DRAM 237 |
||||
|
|
|
|
||||
снижают сопротивление между эмиттером |
проходить через p-канальный МОП-тран- |
||||||
и базой паразитного биполярного транзис- |
зистор, а сигнал логического 0 — через |
||||||
тора и уменьшают вероятность возникнове- |
n-канальный МОП-транзистор. |
||||||
ния эффекта защёлки. |
|
|
Можно также использовать характерис- |
||||
|
Вероятность возникновения данного эф- |
тики переключения n-канальных и p-ка- |
|||||
фекта может быть также значительно |
нальных МОП-транзисторов при реализа- |
||||||
уменьшена за счёт применения технологии, |
ции логического КМОП-инвертора (в этой |
||||||
в которой высокоомный эпитаксиальный |
схеме исток n-канального транзистора под- |
||||||
слой создаётся на сильно легированной |
ключён к земле, а исток p-канального тран- |
||||||
низкоомной подложке. А |
использование |
зистора — к положительной шине пита- |
|||||
глубоких, сильно легированных n-карманов |
ния). Когда на входе инвертора присутству- |
||||||
(так называемая технология ретроградного |
ет уровень логической 1, n-канальный |
||||||
легирования n-карманов) позволяет обой- |
транзистор полностью открывается, а p-ка- |
||||||
тись без установки защитных колец. |
|
нальный транзистор остаётся в закрытом |
|||||
Характеристики переключения КМОП- |
состоянии; при этом напряжение на выходе |
||||||
будет равно нулю. Если же на входе инвер- |
|||||||
микросхем |
|
|
|
||||
|
|
|
тора присутствует уровень логического 0, то |
||||
|
|
|
|
|
|||
|
Для включения n-канального МОП- |
p-канальный транзистор открывается, а |
|||||
транзистора с |
индуцированным каналом |
n-канальный — закрывается, и напряжение |
|||||
требуется, как минимум, обеспечить неко- |
на выходе будет равно напряжению пита- |
||||||
торое положительное пороговое напряже- |
ния. Таким образом, в каждый момент вре- |
||||||
ние затвор—исток (VGS(th)). Поэтому при |
мени один из комплементарных транзисто- |
||||||
передаче логической 1 максимально воз- |
ров полностью открыт, а другой — полно- |
||||||
можное напряжение на стоке МОП-тран- |
стью закрыт, что предотвращает возникно- |
||||||
зистора должно быть ниже управляющего |
вение сквозного тока в процессе переклю- |
||||||
напряжения на его затворе на величину по- |
чения сигналов. Кроме того, такое схемное |
||||||
рогового напряжения (т.е. сигнал логичес- |
решение означает, что «непроизводитель- |
||||||
кой 1 передаётся с ослаблением). Зато p-ка- |
ные» потери тока при переключении |
||||||
нальный транзистор передаёт сигнал логи- |
КМОП-элемента оказываются чрезвычай- |
||||||
ческой 1 без ослабления, поскольку в этом |
но малы. |
||||||
случае напряжение на его затворе соответ- |
Тем не менее, КМОП-микросхема всё же |
||||||
ствует уровню логического 0, т.е. напряже- |
потребляет ток. Во-первых, для переключе- |
||||||
ние VGS гораздо больше, чем отрицательное |
ния транзистора необходимо накопить на |
||||||
пороговое напряжение VGS(th). С другой сто- |
его затворе заряд определённой величины. |
||||||
роны, n-канальный транзистор лучше ис- |
А перемещение заряда — это, собственно |
||||||
пользовать при переключении сигнала из |
говоря, и есть электрический ток, и он бу- |
||||||
состояния логической 1 в состояние логи- |
дет течь в цепи управления транзистором до |
||||||
ческого 0, так как сигнал логического нуля |
тех пор, пока требуемое количество заряда |
||||||
будет передаваться без ослабления, пос- |
не попадёт на затвор. Во-вторых, ИС |
||||||
кольку VGS вновь оказывается гораздо боль- |
КМОП содержит такие схемные элементы, |
||||||
ше, чем пороговое напряжение VGS(th). На- |
в которых предумышленно (например, в |
||||||
против, для p-канального транзистора при |
модуле стабилизатора напряжения) или не- |
||||||
переключении сигнала логического 0 на- |
предумышленно (из-за «мелких» ошибок в |
||||||
пряжение на стоке отличается от входного |
разводке соединений) протекают уравнива- |
||||||
на величину порогового напряжения. |
|
ющие токи. Поэтому даже при работе в ста- |
|||||
|
Таким образом, если требуется создать |
тическом режиме КМОП-микросхема всё- |
|||||
логический элемент, который обеспечит |
таки имеет некоторые потери. |
||||||
переключение |
логических |
сигналов |
как |
Конечно, львиная доля потребления то- |
|||
ВЫСОКОГО, так и НИЗКОГО уровня с |
ка приходится на активный режим работы. |
||||||
пренебрежимо малыми потерями, необхо- |
Например, микросхема DRAM потребляет |
||||||
димо соединить n-канальный и p-каналь- |
50…500 мА в активном режиме и менее 5 мА |
||||||
ный транзисторы параллельно, а управле- |
в режиме ожидания. |
||||||
ние ими осуществлять комплементарными |
В отличие от «чисто» переключательных |
||||||
тактовыми сигналами. При этом сигнал ло- |
КМОП-микросхем, реализация ключевого |
||||||
гической 1 (ВЫСОКОГО |
уровня) |
будет |
режима работы устройств, выполненных по |
INFSEMI_2-Text.fm, стр. 238 из 589 (September 3, 2010, 17:05)
238 6. Память
технологии n-МОП, требует использования |
Память SDRAM организована в виде на- |
|||
дополнительного резистора в схеме инверто- |
бора так называемых банков данных, что |
|||
ра. Поэтому такие устройства, хотя и явля- |
обеспечивает дополнительные возможнос- |
|||
ются высокоомными, характеризуются зна- |
ти по управлению памятью и создаёт своего |
|||
чительно более высоким уровнем потерь при |
рода «третье измерение» в матрице хране- |
|||
переключении, чем КМОП-схемы. |
ния информации. Развитие новых техноло- |
|||
6.2.7. Внутренняя структура и принципы |
гий производства модулей памяти привело |
|||
к увеличению степени интеграции, т.е. для |
||||
работы DRAM |
|
реализации б=ольших объёмов памяти тре- |
||
Микросхема |
DRAM организована как |
буется меньшее количество модулей. Пла- |
||
той за это стало уменьшение гибкости уп- |
||||
матрица. В массиве хранения данных (стра- |
||||
равления памятью. Поскольку для каждого |
||||
нице) строки соответствуют словам данных, |
||||
из модулей памяти в любой момент време- |
||||
а столбцы — битам. Реальное соответствие |
||||
ни активной является только одна строка |
||||
внешнего адреса внутреннему расположе- |
||||
(обращение к памяти осуществляется путём |
||||
нию информации определяется физичес- |
||||
выбора строки), количество строк, которое |
||||
ким распределением ячеек внутри кристал- |
||||
может быть выбрано одновременно, умень- |
||||
ла, а также |
требуемой |
производитель- |
||
шается с уменьшением количества моду- |
||||
ностью и пространством, необходимым для |
||||
лей. Использование же технологии банков |
||||
их размещения. |
|
|
||
|
|
позволяет осуществлять обращение к мик- |
||
|
|
|
||
Адресация в микросхеме DRAM |
росхеме памяти как к набору из двух, четы- |
|||
Адресация данных осуществляется в дво- |
рёх и более виртуальных модулей (страниц). |
|||
При этом функциональные узлы и блоки |
||||
ичном коде. Это значит, что если имеется |
||||
(например, входные каскады и схема реге- |
||||
1М (1 048 576) ячеек, то необходимо задей- |
||||
нерации динамической памяти), которые |
||||
ствовать 20 адресных линий (по одной ли- |
||||
необходимы для работы всей микросхемы в |
||||
нии можно адресовать две ячейки, по двум |
||||
целом, являются общими для всех банков. |
||||
линиям — 4 ячейки, по |
трём линиям — |
|||
В остальном, каждый банк работает незави- |
||||
8 ячеек, а двадцать линий обеспечивают ад- |
||||
симо от других. Соответственно, при обра- |
||||
ресацию 220 ячеек). В отличие от статичес- |
||||
щении к микросхеме памяти SDRAM вмес- |
||||
кой памяти, в микросхемах DRAM исполь- |
||||
то индивидуального сигнала выбора каждо- |
||||
зуется мультиплексирование адреса, поэто- |
||||
го дискретного модуля памяти теперь ис- |
||||
му для адресации 1 Мбит требуется только |
||||
пользуются общий сигнал выбора кристал- |
||||
10 линий адреса вместо 20. Именно с данной |
||||
ла и двоичный адрес выбираемого банка. |
||||
целью структура памяти DRAM организова- |
||||
|
||||
на в виде двумерной матрицы; при этом су- |
Организация DRAM |
|||
ществует определённое различие в адреса- |
||||
|
||||
ции по оси X и по оси Y матрицы, или, в тер- |
Одной из основных причин разработки |
|||
минах, используемых при описании микро- |
DRAM было стремление обеспечить малые |
|||
схем DRAM, — по адресам строк и столбцов. |
размеры корпуса микросхемы при относи- |
|||
Итак, с помощью десяти адресных линий |
тельно больших объёмах хранимых данных. |
|||
можно адресовать 1024 строк и 1024 столб- |
Поэтому первые такие микросхемы имели |
|||
цов. Матрица из 1024 строк и 1024 столбцов |
не только меньшее, по сравнению с микро- |
|||
содержит соответственно |
1 048 576 ячеек |
схемами статической памяти, количество |
||
микросхемы DRAM объёмом 1 Мбит. |
адресных линий (мультиплексированных), |
|||
Временное мультиплексирование адрес- |
но и только один вход и один выход дан- |
|||
ных линий осуществляется посредством |
ных. В следующих поколениях DRAM, на- |
|||
внешних команд, поступающих в микро- |
чиная с объёма памяти 64 Кбит, была реа- |
|||
схему DRAM. Адрес строки поступает с ко- |
лизована идея разделения всей доступной |
|||
мандой Activate, а адрес столбца — с коман- |
памяти на четыре области (сегмента), при |
|||
дами Read или Write. В течение интервала |
этом каждый из указанных сегментов имел |
|||
времени между приходом этих команд со- |
свой вход/выход данных. Как и прежде, |
|||
держимое выбранной линии считывается в |
движущей силой инноваций стали дости- |
|||
соответствии с процедурой, которая более |
жения в области микроминиатюризации: |
|||
детально будет описана ниже. |
при одинаковом объёме памяти один чип |
INFSEMI_2-Text.fm, стр. 240 из 589 (September 3, 2010, 17:05)
240 6. Память
ницы памяти происходит обращение, ре- |
нии избыточных элементов на кристалле |
|||
альная запись данных в ячейки памяти осу- |
снижается. Это дает возможность изготав- |
|||
ществляется в прямом или инверсном виде. |
ливать чипы меньшего размера и, соответ- |
|||
При анализе состояния массива ячеек чрез- |
ственно, увеличить их количество, получае- |
|||
вычайно важно знать, какая в действитель- |
мое из исходного полуфабриката — полу- |
|||
ности информация была записана в ту или |
проводниковой пластины. |
|
||
иную ячейку. Использование скремблера |
Для того чтобы дефекты отдельных ячеек |
|||
данных позволяет записывать в ячейки па- |
не становились причиной фатальных отка- |
|||
мяти именно ту информацию, которая не- |
зов всей микросхемы, предусмотрена воз- |
|||
обходима. |
можность устранения неисправностей пря- |
|||
Следует отметить, что скремблирование |
мо в ходе технологического цикла. Кроме |
|||
данных должно осуществляться с учётом |
основного массива ячеек, на кристалле со- |
|||
того, проводилось или нет предварительное |
здаются дополнительные строки и столбцы |
|||
скремблирование адресов. Если преобразо- |
ячеек, которые могут быть использованы |
|||
вание адреса имело место, то скремблиро- |
вместо дефектных. Поскольку количество |
|||
вание данных осуществляется иначе, чем в |
этих дополнительных элементов ограниче- |
|||
ситуации, когда скремблирование адресов |
но, некоторые дефекты не могут быть ис- |
|||
не проводилось. |
правлены, поэтому определённое количест- |
|||
Избыточность |
во чипов всегда оказывается непригодно к |
|||
дальнейшему использованию. |
||||
|
||||
Вне зависимости от количества ячеек па- |
Возможность замены дефектных ячеек |
|||
мяти, которое может быть размещено на |
на заведомо исправные из числа избыточ- |
|||
кристалле, необходимо, чтобы все они, до |
ных ячеек обеспечивается тем, что адрес не- |
|||
единой, сохраняли работоспособность в ра- |
исправной ячейки памяти записывается |
|||
бочем диапазоне эксплуатационных пара- |
(«прожигается») в банк адресов, соответ- |
|||
метров. Поскольку размеры внутренней |
ствующий избыточной строке. Каждый та- |
|||
структуры микросхемы относятся к суб- |
кой банк, через который осуществляется |
|||
микронному диапазону, как правило, не- |
управление адресацией всех строк и столб- |
|||
возможно предотвратить все единичные от- |
цов матрицы дополнительных ячеек, с тех- |
|||
казы. Так, например, в процессе производ- |
нической точки зрения представляет собой |
|||
ства кристалла мелкие пылевые частицы |
программируемое ПЗУ (PROM). Его про- |
|||
могут оказать негативное влияние на фор- |
граммирование осуществляется после про- |
|||
мирование отдельных ячеек и их последую- |
ведения тестов и обнаружения неисправ- |
|||
щую работу. При этом с финансовой точки |
ных ячеек. Существует два метода реализа- |
|||
зрения очень важно, чтобы в продажу пос- |
ции данной процедуры: разрушение лучом |
|||
тупали только абсолютно исправные мик- |
лазера (прожиг) металлических перемычек, |
|||
росхемы. |
соответствующим |
образом |
внедрённых в |
|
На начальном этапе разработки новой |
структуру кристалла ПЗУ, или расплавле- |
|||
микросхемы DRAM, когда технология её |
ние этих перемычек вследствие кратковре- |
|||
изготовления ещё недостаточно отработа- |
менной токовой перегрузки калиброванной |
|||
на, введение избыточности является одним |
амплитуды и длительности. После програм- |
|||
из основных способов повышения надёж- |
мирования логическая схема адресации бу- |
|||
ности готовой продукции. Количество из- |
дет «знать», обращения к каким из адресов |
|||
быточных элементов, которое может быть |
должны быть перенаправлены на соответ- |
|||
размещено на кристалле, определяется тем, |
ствующую строку |
дополнительных ячеек |
||
сколько свободного пространства удастся |
памяти. |
|
|
|
(тем или иным способом) зарезервировать |
Ячейки памяти |
|
|
|
для их размещения. Наличие избыточных |
|
|
||
|
|
|
||
элементов позволяет увеличить выход год- |
Ячейка памяти состоит из конденсатора |
|||
ных микросхем на 30…40%, а порой и ещё |
и управляющего транзистора. Конденсатор |
|||
больше. По мере того как первые образцы |
представляет собой созданный в кристалле |
|||
изготовленных кристаллов DRAM «нараба- |
токопроводящий |
слой, |
изолированный |
|
тывают» определённый срок службы, а про- |
слоем диэлектрика (оксида кремния) от |
|||
изводственный процесс становится всё бо- |
подложки (общей для всех ячеек). Он мо- |
|||
лее отлаженным, потребность в размеще- |
жет находиться в одном из двух состояний |