ФЕДЕРАЛЬНОЕ АГЕНСТВО ПО ОБРАЗОВАНИЮ.

Государственное образовательное учреждение высшего профессионального образования.

«Санкт-Петербургский государственный электротехнический университет «лэти» имени в.И. Ульянова (Ленина)»

(СПБГЭТУ)

Кафедра ВТ

ПОЯСНИТЕЛЬНАЯ ЗАПИСКА К КУРСОВОМУ ПРОЕКТУ

по дисциплине «Архитектура ЭВМ»

« Разработка программной модели однокристального RISC- процессора»

Выполнил студент группы 9306 Павлов М. В.

Руководитель

Оценка:

Санкт-Петербург

2012 г.

1. 1. Техническое задание

   1. 1.1. Предмет проектирования

Разработка программной модели однокристального RISC-процессора.

Проектируется процессор для встроенных применений (контроллер).

2. 1.2. Общие требования к разрабатываемому процессору

Система команд должна удовлетворять следующим требованиям.

1. Операции обращения к памяти отделены от операций, связанных с обработкой данных.

2. Операции, связанные с преобразованием данных, выполняются по принципу регистр-регистр.

3. Аппаратно поддерживаются операции над целыми числами со знаком и без знака.

4. Система команд должна быть функционально полной и включать команды общего назначения и привилегированные команды.

5. Процессор должен иметь векторную систему прерываний.

6. Процессоры должны иметь встроенную кэш-память.

Программная модель представляет собой симулятор, который должен удовлетворять следующим требованиям:

1. Отображать содержимое регистров общего назначения и системных регистров.

- 2. Симулятор должен позволять выполнять покомандное выполнение программы.

3. Выполняемая программа хранится в отдельном файле и представляет собой псевдоассемблерный код.

4. Симулятор пишется на Java(приложение).

3. 1.3. Исходные данные для курсового проектирования

Гaрвардская архитектура

Вариант 9

Но-мер вари-анта	Формат данных			Адрес-ность	Способ адресации				Регистровая память
	8	16	32		Н	О	П	К	Количество	Тип	Разрядность
9	+	+	-	3		+	+	+	32	У	16

Но-мер варианта	Шина адрес-данные		Память данных		Память команд		Ввод-вывод
	С	Р	Объем, Кбайт	ШД	Объем, Кбайт	ШК	И
9	-	+	46	16	48	64	+

Исходные данные для проектирования:

Поддерживаются следующие форматы данных:

• 8-разрядные числа со знаком и без знака;

• 16-разрядные числа со знаком и без знака;

32 регистра общего назначения, их разрядность 16.

В процессоре используются раздельные шины адреса и данных (Р).

Объем оперативной памяти равен 46 Кбайт. Разрядность шины адреса (16-разрядная) определяется разрядностью памяти.

Изолированный ввод-вывод подразумевает использование специальных команд ввода-вывода. Идентификация обращения к регистрам внешних устройств осуществляется по коду операции.

Требуется разработать систему прерываний; при этом требуется реализовать векторную систему прерываний. (Таблица векторов может находиться по произвольным адресам). Предлагается использовать внешний контроллер прерываний.

Нет поддержки графики.

Отличительной особенностью гарвардской архитектуры является наличие отдельной памяти команд. Принимается, что память команд размещается внутри кристалла, кроме того, возможно подключение дополнительной внешней памяти команд.

Раздельная реализация памяти команд и памяти данных упрощает организацию конвейера по выборке команд из памяти и по размещению их в очередь для дальнейшего исполнения. Такая организация позволяет избежать конфликтов при обращении к памяти, которые имеют место при использовании традиционной архитектуры, однако не снимает проблем, связанных с реализацией команд переходов.

Наличие кэш-памяти данных для процессоров с гарвардской архитектурой подразумевает решение следующих задач:

-  разработки основных алгоритмов работы кэш-памяти;

-  проработки вопросов структурной организации кэш-памяти;

- разработки стратегии и алгоритма замены строк.