Оглавление

1. Техническое задание 2

1.1. Предмет проектирования 2

1.2. Общие требования 2

1.3. Исходные данные 3

2.2. Разработка архитектуры ЦП 5

2.2.1. Уточнение структуры системы 5

2.2.2. Архитектура внешних выводов 6

2.2.3. Выбор форматов данных 7

2.2.4. Выбор формата команд 8

2.2.5. Определение модели памяти 9

2.2.6. Разработка системы команд 9

2.2.7. Разработка системы команд 11

1. Техническое задание

1.1. Предмет проектирования

Разработка программной модели однокристального RISC-процессора.

Проектируется процессор для встроенных применений (контроллер).

1.2. Общие требования

Система команд должна удовлетворять следующим требованиям.

1.  Операции обращения к памяти отделены от операций, связанных с обработкой данных.

2.  Операции, связанные с преобразованием данных, выполняются по принципу регистр-регистр.

3.  Аппаратно поддерживаются операции над целыми числами со знаком и без знака, а также над числами, представленными в формате с плавающей точкой (ПТ).

4.  Система команд должна быть функционально полной и включать команды общего назначения, команды для обработки чисел с ПТ и привилегированные команды.

5. Процессор должен иметь векторную систему прерываний.

6. Процессоры должны иметь встроенную кэш-память.

Программная модель представляет собой симулятор, реализованный на языке C++, который должен удовлетворять следующим требованиям:

1. Отображать содержимое регистров общего назначения, системных регистров и регистров, используемых для хранения чисел с плавающей точкой.

2. Симулятор должен позволять выполнять покомандное выполнение программы.

3. Выполняемая программа хранится в отдельном файле и представляет собой псевдоассемблерный код.

1.3. Исходные данные

Гaрвардская архитектура

Вариант 4

Таблица 1.

Формат данных			Адресность	Способ адресации				Регистровая память
8	16	32		Н	О	П	К	Коли- чество	Тип	Разряд-ность
-	+	+	3	+	+	+	-	8	ФО	16

Таблица 2.

Шина адрес-данные		Память данных		Память команд		Ввод-вывод
С	Р	Объем, Кбайт	ШД	Объем, Кбайт	ШК	И	П
+	-	48	32	64	16	-	+

Исходные данные для проектирования:

Аппаратно поддерживаются следующие форматы данных:

- 16-разрядные числа со знаком и без знака;

- 32-разрядные числа со знаком и без знака;

- 32-разрядные числа с плавающей точкой (одинарной точности);

8 функционально-ориентированных 16-разрядных регистров.

В процессоре используется совмещенная шина адреса и данных (С).

Объем оперативной памяти равен 48 Кбайт. Шина данных 32-разрядная.

Ввод-вывод по аналогии с обращением к ячейкам памяти (П). Организация ввода-вывода по аналогии с обращением к ячейкам оперативной памяти (ОП) предполагает использование единого адресного пространства для ячеек памяти и портов ввода-вывода. В этом случае адресное пространство делится между ячейками ОП и регистрами внешних устройств. Данный подход позволяет по коду адреса определить, идет ли обращение к ячейке ОП или к регистру ВУ, не требует введения специальных команд ввода-вывода и дает возможность использовать различные способы адресации при обращении к регистрам ВУ (однако в этом случае возникают дополнительные проблемы при работе кэша и использовании виртуальной памяти).

Требуется разработать систему прерываний; при этом требуется реализовать векторную систему прерываний. (Таблица векторов может находиться по произвольным адресам). Предлагается использовать внешний контроллер прерываний.

Поддержка графики отсутствует. Для работы с числами с плавающей точкой используется сопроцессор.

Отличительной особенностью гарвардской архитектуры является наличие отдельной памяти команд. Принимается, что память команд размещается внутри кристалла, кроме того, возможно подключение дополнительной внешней памяти команд.

Раздельная реализация памяти команд и памяти данных упрощает организацию конвейера по выборке команд из памяти и по размещению их в очередь для дальнейшего исполнения. Такая организация позволяет избежать конфликтов при обращении к памяти, которые имеют место при использовании традиционной архитектуры, однако не снимает проблем, связанных с реализацией команд переходов.