ФЕДЕРАЛЬНОЕ АГЕНСТВО ПО ОБРАЗОВАНИЮ.

Государственное образовательное учреждение высшего профессионального образования.

«Санкт-Петербургский государственный электротехнический университет «лэти» имени в.И. Ульянова (Ленина)»

(СПБГЭТУ)

Кафедра ВТ

ПОЯСНИТЕЛЬНАЯ ЗАПИСКА К КУРСОВОМУ ПРОЕКТУ

по дисциплине «Архитектура ЭВМ»

« Разработка программной модели однокристального RISC- процессора»

Выполнил студент группы 9306 Строев И. А.

Руководитель

Оценка:

Санкт-Петербург

2012 г.

1. Техническое задание

1.1. Предмет проектирования

Разработка программной модели однокристального RISC-процессора.

Проектируется процессор для встроенных применений (контроллер).

1.2. Общие требования к разрабатываемому процессору

Система команд должна удовлетворять следующим требованиям.

1.  Операции обращения к памяти отделены от операций, связанных с обработкой данных.

2.  Операции, связанные с преобразованием данных, выполняются по принципу регистр-регистр.

3.  В общем случае аппаратно поддерживаются операции над целыми числами со знаком и без знака.

4.  Система команд должна быть функционально полной и включать команды общего назначения и привилегированные команды.

5. Процессор должен иметь векторную систему прерываний.

6. Процессоры должны иметь встроенную кэш-память.

Программная модель представляет собой симулятор, который должен удовлетворять следующим требованиям:

1. Отображать содержимое регистров общего назначения, системных регистров и регистров, используемых для хранения чисел с плавающей точкой.

- 2. Симулятор должен позволять выполнять покомандное выполнение программы.

3. Выполняемая программа хранится в отдельном файле и представляет собой псевдоассемблерный код.

4. В зависимости от варианта задания симулятор пишется на Java.

1.3. Исходные данные для курсового проектирования

Гaрвардская архитектура

Вариант 15

Но-мер вари-анта	Формат данных			Адрес-ность	Способ адресации				Регистровая память
	8	16	32		Н	О	П	К	Коли- чество	Тип	Разряд-ность
15	+	+	-	3	+	+	+	-	64	ФО	16

Но-мер вари­анта	Шина адрес-данные		Память данных		Память команд		Ввод-вывод
	С	Р	Объем, Кбайт	ШД	Объем, Кбайт	ШК	И	П
15	+	-	128	16	16	64	-	+

Исходные данные для проектирования:

Поддерживаются следующие форматы данных:

- 8-разрядные числа со знаком и без знака;

- 16-разрядные числа со знаком и без знака;

64 функционально ориентированных регистра, 16-разрядные.

В процессоре используется совмещенная шина адреса и данных (С).

Объем оперативной памяти равен 128Кбайт. Разрядность шины данных (16-разрядная) определяется разрядностью памяти.

Ввод-вывод по аналогии с обращением к ячейкам памяти (П). Организация ввода-вывода по аналогии с обращением к ячейкам оперативной памяти (ОП) предполагает использование единого адресного пространства для ячеек памяти и портов ввода-вывода. В этом случае адресное пространство делится между ячейками ОП и регистрами внешних устройств. Данный подход позволяет по коду адреса определить, идет ли обращение к ячейке ОП или к регистру ВУ, не требует введения специальных команд ввода-вывода и дает возможность использовать различные способы адресации при обращении к регистрам ВУ (однако в этом случае возникают дополнительные проблемы при работе кэша и использовании виртуальной памяти).

Требуется разработать систему прерываний; при этом требуется реализовать векторную систему прерываний. (Таблица векторов может находиться по произвольным адресам). Предлагается использовать внешний контроллер прерываний.