Сборка Часть2 / АВМиС / Архитектура вычислительный машин и систем (days)-2008-9
.pdf1 |
2 |
|
|
3 |
|
|
4 |
56 |
Структурная ор- |
Структура операционного блока 8-ми раз- |
2 |
||||
|
ганизация ядра |
рядных микропроцессоров. Структура опе- |
|
||||
|
микропроцесса. |
рационного блока 16 разрядных микропро- |
|
||||
|
|
цессоров. Архитектура с и без аккумулято- |
|
||||
|
|
ром. Организация передачи данных в |
|
||||
|
|
структурах. |
|
|
|
|
|
57 |
Архитектура под- |
Система непосредственного ввода-вывода. |
4 |
||||
|
системы ввода- |
Система канального ввода-вывода. Про- |
|
||||
|
вывода микро- |
граммно-управляемый ввод-вывод. Прямой |
|
||||
|
процессорной |
ввод-вывод. Условный ввод-вывод. Ввод- |
|
||||
|
системы |
вывод с программным квитированием. |
|
||||
|
|
Ввод-вывод по прерываниям. Подсистема |
|
||||
|
|
последовательного многоканального ввода- |
|
||||
|
|
вывода. Подсистема параллельного ввода- |
|
||||
|
|
вывода. Подсистема таймера и часов реаль- |
|
||||
|
|
ного времени. |
|
|
|
|
|
58 |
Подсистема пре- |
Организация |
подсистемы |
прерываний |
в |
4 |
|
|
рываний микро- |
микропроцессорной системе. Понятие пре- |
|
||||
|
процессора |
рывания процессора. Контекстное пере- |
|
||||
|
|
ключение. Организация радиальной систе- |
|
||||
|
|
мы прерываний. Организация векторной |
|
||||
|
|
системы прерываний. Вектор прерывания. |
|
||||
|
|
Обработка процедур. Обработка обычных |
|
||||
|
|
прерываний и прерываний при возникнове- |
|
||||
|
|
нии непредусмотренной (исключительной) |
|
||||
|
|
ситуации. |
|
|
|
|
|
59 |
Контроллер пря- |
Организация прямого доступа к памяти. |
2 |
||||
|
мого доступа к |
Контроллер прямого доступа к памяти. |
|
|
|||
|
памяти. |
|
|
|
|
|
|
60 |
Память микро- |
Функции памяти. Архитектура памяти. |
6 |
||||
|
процессорной |
Многоуровневая организация памяти. Ос- |
|
||||
|
системы. |
новные характеристики |
запоминающих |
|
|||
|
|
устройств. Средства управления памятью в |
|
||||
|
|
микропроцессорах. Линейная, сегментная и |
|
||||
|
|
страничная адресация. Модульное пред- |
|
||||
|
|
ставление адресного пространства. Спосо- |
|
||||
|
|
бы адресации данных в универсальных |
|
||||
|
|
микропроцессорах. |
Однокомпонентные |
и |
|
||
|
|
многокомпонентные |
способы адресации. |
|
|||
|
|
Регистровые |
структуры микропроцессора. |
|
|||
|
|
Функциональная неоднородность регистров |
|
||||
|
|
микропроцессоров. Адресные регистры. Ре- |
|
||||
|
|
гистры данных. Специальные регистры. |
|
|
1 |
2 |
|
3 |
|
4 |
|
61 |
Структура команд |
Выполнение команд |
микропроцессором. |
4 |
||
|
микропроцессора |
Командный цикл. Цикл выборки команды. |
|
|||
|
|
Цикл выполнения команды. Конвейерная |
|
|||
|
|
обработка. Поддержка языков высокого |
|
|||
|
|
уровня. |
Специализированные |
команды |
|
|
|
|
языков высокого уровня. Поддержка опера- |
|
|||
|
|
ционной системы. Основные функции опе- |
|
|||
|
|
рационной системы. |
|
|
|
|
62 |
Организация кон- |
Конвейерная обработка внутри микропро- |
4 |
|||
|
вейера. |
цессора. Конфликты в конвейере. Конвей- |
|
|||
|
|
ерный режим работы при обращении к па- |
|
|||
|
|
мяти. Устранение конфликтов |
конвейера |
|
||
|
|
(аппаратные и программные способы). Ла- |
|
|||
|
|
тентность при выполнении команд в кон- |
|
|||
|
|
вейерном режиме. Задержанные переходы. |
|
|||
|
|
Задержанные вызовы. |
|
|
|
|
63 |
Энергопотребле- |
Методы и способы снижения энергопо- |
2 |
|||
|
ние микропроцес- |
требления |
микропроцессорной |
системы. |
|
|
|
сорных систем. |
Выключение ядра микропроцессора и пе- |
|
|||
|
|
риферии. |
Подсистема автоматического |
|
||
|
|
управления энергопотреблением. |
|
|
||
64 |
Энергоснабжение |
Типы источников стабилизации напряже- |
3 |
|||
|
микропроцессор- |
ния питания. Линейные и импульсные ис- |
|
|||
|
ной системы. |
точники питания. Полностью конфигури- |
|
|||
|
|
руемые источники питания. Шумы источ- |
|
|||
|
|
ников питания. Алгоритм расчета развязы- |
|
|||
|
|
вающих конденсаторов. Способы размеще- |
|
|||
|
|
ния развязывающих конденсаторов в лини- |
|
|||
|
|
ях питания микропроцессорной системы. |
|
|||
65 |
Окружение мик- |
Структура |
микропроцессорной |
системы с |
2 |
|
|
ропроцессорной |
аналого-цифровым и цифро-аналоговым |
|
|||
|
системы. |
преобразователем, кодеком, со cкоростным |
|
|||
|
|
интерфейсом к внешней синхронной дина- |
|
|||
|
|
мической памяти. |
|
|
|
|
66 |
Микроконтролле- |
Структура микроконтроллера. Принцип ра- |
3 |
|||
|
ры с ультраниз- |
боты. Примеры построения автономных |
|
|||
|
ким энергопо- |
приложений на базе 8-ми и 16-ти разрядных |
|
|||
|
треблением |
микроконтроллерах. |
|
|
|
|
67 |
Примеры по- |
Микропроцессорные |
системы |
реального |
2 |
|
|
строения специа- |
времени. Встраиваемые системы цифровой |
|
|||
|
лизированных |
обработки сигналов. Системы управления |
|
|||
|
микропроцессор- |
реального |
времени. |
Специализированные |
|
|
|
ных систем. |
микропроцессорные системы на кристалле. |
|
1 |
2 |
|
|
3 |
4 |
68 |
Проектирование |
Организация проектирования МПС. Цикл |
2 |
||
|
микропроцессор- |
проектирования |
микропроцессорных сис- |
|
|
|
ных систем. |
тем. Этапы проектирования микропроцес- |
|
||
|
|
сорных систем. |
|
|
|
69 |
Подходы к разра- |
Разработка |
микропроцессорных модулей. |
2 |
|
|
ботке архитекту- |
Построение |
|
функционально-модульной |
|
|
ры микропроцес- |
структуры системы. Определение набора |
|
||
|
сорной системы. |
процедур, |
реализующих принадлежащие |
|
|
|
|
модулю функции. Выбор соотношения ме- |
|
||
|
|
жду аппаратными и программными средст- |
|
||
|
|
вами. |
|
|
|
70 |
Методы и средст- |
Программные, |
программно-аппаратные |
2 |
|
|
ва отладки и кон- |
способы отладки. Методы контроля пра- |
|
||
|
троля. |
вильности функционирования. |
|
||
71 |
Заключение |
Перспективы развития микропроцессорной |
2 |
||
|
|
техники. |
|
|
|
|
|
|
|
Итого за седьмой семестр |
66 |
Раздел: Архитектура высокопроизводительных микропроцессоров |
|
||||
Восьмой семестр |
|
|
|
|
|
72 |
Вводная лекция. |
Понятие архитектуры процессора. Маши- |
2 |
||
|
|
ны, управляемые потоком команд, машины, |
|
||
|
|
управляемые потоком данных. Классифи- |
|
||
|
|
кация архитектур. |
|
||
73 |
Арифметические |
Способы задания предикат. Инструкции |
2 |
||
|
инструкции |
пересылки. Условные инструкции пересыл- |
|
||
|
|
ки. Арифметические инструкции. Логиче- |
|
||
|
|
ские инструкции. Сдвиговые и битовые ин- |
|
||
|
|
струкции. Инструкции сравнения и уста- |
|
||
|
|
новки. |
|
|
|
74 |
Управляющие |
Инструкции сравнения и установки. Инст- |
2 |
||
|
инструкции |
рукции для управления потоком команд. |
|
||
|
|
Связывание. Слот ожидания. Предикатиро- |
|
||
|
|
вание и нуллификация инструкций. |
|
||
75 |
Регистровый |
Регистровый файл. Классификация регист- |
2 |
||
|
файл, кодирова- |
ровых файлов. Оконный регистровый файл. |
|
||
|
ние инструкций |
Динамический оконный регистровый файл. |
|
||
|
|
Типы Кодирование инструкций. Плотность |
|
||
|
|
кода. Кодирования инструкций в архитек- |
|
||
|
|
туре MIPS. Кодирование инструкций в ар- |
|
||
|
|
хитектурах x86-32 и x86-64. |
|
1 |
2 |
|
|
3 |
|
4 |
76 |
Архитектуры |
Особенности организации архитектур CISC |
2 |
|||
|
CISC и RISC |
и RISC. Основные достоинства и недостат- |
|
|||
|
|
|
ки. Исторический обзор архитектур: x86, |
|
||
|
|
|
x86-32, x86-64, MIPS, PowerPC, Alpha, |
|
||
|
|
|
SPARC, PA-RISC. |
|
|
|
77 |
Векторизация. |
Векторизация. Векторное программирова- |
2 |
|||
|
|
|
ние. Векторные процессоры. Обзор вектор- |
|
||
|
|
|
ных наборы инструкций в архитектуре x86. |
|
||
78 |
Векторные |
набо- |
Типы арифметик в векторных инструкциях. |
2 |
||
|
ры инструкций. |
Ортогональность инструкций и данных. |
|
|||
|
|
|
Целочисленные |
векторные |
инструкции. |
|
|
|
|
Вещественные векторные инструкции. |
|
||
79 |
Измерение |
про- |
Закон Амдалы. Измерение пиковой произ- |
2 |
||
|
изводительности |
водительности. Измерение производитель- |
|
|||
|
процессора. |
|
ности отдельных узлов процессора. Изме- |
|
||
|
|
|
рение производительности в тесте SPEC. |
|
||
80 |
Параллелизм |
Понятие параллелизма на уровне инструк- |
2 |
|||
|
уровня команд |
ций. Типы зависимостей между инструк- |
|
|||
|
|
|
циями. Зависимости по данным, по именам. |
|
||
|
|
|
Базовый блок. Граф потока управления. За- |
|
||
|
|
|
висимость по управлению. Граф потока |
|
||
|
|
|
данных. Критерий сохранения корректно- |
|
||
|
|
|
сти программы при параллельном исполне- |
|
||
|
|
|
нии. |
|
|
|
81 |
Конвейер |
инст- |
Конвейеризация операция. Состав конвейе- |
2 |
||
|
рукций |
|
ра инструкций. Понятие конфликта. Типы |
|
||
|
|
|
конфликтов. Способы устранения конфлик- |
|
||
|
|
|
тов. |
|
|
|
82 |
Технологии |
оп- |
Технология планирование исполнения ин- |
4 |
||
|
тимизирующей |
струкций для |
скалярного |
конвейерного |
|
|
|
компиляции. |
процессора. Статическое |
предсказание |
|
||
|
|
|
ветвления. Развертка циклов. Программная |
|
||
|
|
|
конвейеризация. Trace планирование. По- |
|
||
|
|
|
строение суперблока. Использование пре- |
|
||
|
|
|
дикатирования. |
|
|
|
83 |
Алгоритм |
Тома- |
Алгоритм Томасуло. Основные этапы ис- |
2 |
||
|
суло |
|
полнения инструкции. Состав процессора. |
|
||
|
|
|
Станция резервирования. Особенности об- |
|
||
|
|
|
работки инструкций загрузки и сохранения. |
|
1 |
|
2 |
|
3 |
|
|
4 |
84 |
Суперскалярный |
Понятие суперскалярного процессора. Ста- |
2 |
||||
|
процессор |
тический суперскалярные процессор, прин- |
|
||||
|
|
|
ципы |
функционирования. |
Динамический |
|
|
|
|
|
суперскалярные процессор (ДССП). Обра- |
|
|||
|
|
|
ботка |
инструкций условного |
перехода |
|
|
|
|
|
ДССП. |
|
|
|
|
85 |
Предсказатели |
Понятие предсказателя ветвления. Двух- |
2 |
||||
|
ветвления |
битный предсказатель ветвления. Принци- |
|
||||
|
|
|
пы организации корреляционных предска- |
|
|||
|
|
|
зателей. Многоуровневые предсказатели. |
|
|||
86 |
Спекулятивный |
Понятие спекулятивного |
суперскалярного |
4 |
|||
|
процессор |
процессора (СССП). Этапы обработки ин- |
|
||||
|
|
|
струкций СССП. Структурная схема СССП. |
|
|||
|
|
|
Буфер переупорядочивания (reorder buffer). |
|
|||
|
|
|
Техника переименования регистров. |
|
|||
87 |
Организация ие- |
Пространственная и временная локальность |
2 |
||||
|
рархии памяти в |
данных и команд. Кэш. Иерархия КЭШа. |
|
||||
|
СССП. |
Предвыборка. Неблокируемый кэш. Алго- |
|
||||
|
|
|
ритмы оптимизация работы КЭШа. Уст- |
|
|||
|
|
|
ройство управления памятью (MMU). TLB. |
|
|||
88 |
Архитектуры |
Основы архитектуры VLIW. План исполне- |
4 |
||||
|
VLIW и EPIC. |
ния. Статический и динамический |
VLIW |
|
|||
|
|
|
процессор. Основы архитектуры EPIC. Па- |
|
|||
|
|
|
кет инструкций как способ явного выраже- |
|
|||
|
|
|
ния параллелизма. Архитектура Intel IA-64. |
|
|||
89 |
Многопоточные и |
Типы |
многопоточности. |
Симметричная |
4 |
||
|
многоядерные |
мультипроцессорная система. Когерент- |
|
||||
|
процессоры |
ность КЭШей. Протоколы поддержки коге- |
|
||||
|
|
|
рентности. Симметричные и ассиметрич- |
|
|||
|
|
|
ные многоядерные процессоры. Способы |
|
|||
|
|
|
взаимодействий ядер в многоядерных про- |
|
|||
|
|
|
цессорах. |
|
|
|
|
90 |
Микроархитекту- |
Процессоры SUN UltraSPARC III, IBM |
2 |
||||
|
ра |
статических |
Power6, Intel Atom. |
|
|
|
|
|
суперскалярных |
|
|
|
|
|
|
|
процессоров. |
|
|
|
|
|
|
91 |
Микроархитекту- |
IBM PowerPC 750, Power 4; Sun |
2 |
||||
|
ра |
процессоров с |
UltraSPARC T1, T2 |
|
|
|
|
|
архитектурой |
|
|
|
|
|
|
|
RISC. |
|
|
|
|
|
|
92 |
Микроархитекту- |
Intel Core 2 Duo, AMD K10, Intel Pentium4 |
2 |
||||
|
ра СССП с архи- |
|
|
|
|
|
|
|
тектуроц x86. |
|
|
|
|
|
1 |
2 |
|
3 |
4 |
|
93 |
Микроархи- |
|
IBM Power 5, Intel Core i7 |
2 |
|
|
тектура |
СССП |
с |
|
|
|
одновременным |
|
|
|
|
|
параллелизмом |
|
|
|
|
94 |
Микроархи- |
|
Intel Itanium 2, Sony Cell |
2 |
|
|
тектура |
процес- |
|
|
|
|
соров с |
нестан- |
|
|
|
|
дартной |
архитек- |
|
|
|
|
турой |
|
|
|
|
95 |
Процессоры |
с |
Перспективные архитектуры EDGE на |
4 |
|
|
перспективной |
|
примере TRIPS. Архитектура GPU. Микро- |
|
|
|
архитектурой |
и |
архитектура GPU. Intel Larrabee. AMD Fu- |
|
|
|
микроархи- |
|
sion. |
|
|
|
тектурой |
|
|
|
|
|
|
|
|
Итого за восьмой семестр |
58 |
|
|
|
|
Всего: |
238 |
2.2 Практические занятия
Практические занятия по данной дисциплине не предусмотрены рабочим учебным планом.
2.3 Лабораторные занятия
|
|
|
|
|
Объем в |
|
№ |
Название темы |
Содержание |
часах |
|||
п/п |
(ауди- |
|||||
|
|
|
|
|||
|
|
|
|
|
торных) |
|
Пятый семестр |
|
|
|
|||
1 |
Программирование |
Запись и чтение данных в реальном, за- |
8 |
|||
|
в реальном, защи- |
щищенном и виртуальном режимах |
|
|||
|
щенном |
и |
вирту- |
|
|
|
|
альном режимах |
|
|
|||
2 |
Система |
последо- |
Организация обмена через последователь- |
4 |
||
|
вательного |
ввода- |
ные порты. |
|
||
|
вывода |
|
|
|
|
|
3 |
Система |
|
парал- |
Организация передачи данных через па- |
4 |
|
|
лельного |
|
ввода- |
раллельный порт |
|
|
|
вывода |
|
|
|
|
|
4 |
Программирование |
Разработка команд управления таймером. |
4 |
|||
|
таймера |
|
|
|
|
|
5 |
Программирование |
Разработка команд взаимодействия с кон- |
4 |
|
клавиатуры |
троллером клавиатуры |
|
|
|||
6 |
Программирование |
Разработка тестов видеоадаптера и дис- |
6 |
||||
|
видеоадаптера |
плея |
|
|
|
||
7 |
Программирование |
Разработка тестов выполнения математи- |
4 |
||||
|
математического |
ческих операций. Использование регист- |
|
||||
|
сопроцессора |
ров MMX. |
|
|
|
||
|
|
|
|
Итого за пятый семестр |
34 |
||
Шестой семестр |
|
|
|
|
|||
8 |
Работа |
с |
шиной |
Механизм конфигурирования шины PCI. |
4 |
||
|
PCI. |
|
|
Опрос состояния устройств, чтение кон- |
|
||
|
|
|
|
фигурационных регистров. |
|
|
|
9 |
Работа |
с контрол- |
Команда идентификации устройств ATA. |
4 |
|||
|
лером АТА |
Чтение "паспорта" жесткого диска. |
|
||||
10 |
Работа |
с |
перифе- |
Изучение принципов действия двух разно- |
4 |
||
|
рийными |
устрой- |
видностей планшетных устройств скани- |
|
|||
|
ствами ввода. |
рования. |
|
|
|
||
11 |
Работа |
с |
интер- |
Изучение особенностей применения ин- |
4 |
||
|
фейсом IEEE 1394. |
терфейса IEEE 1394 для подключения |
|
||||
|
|
|
|
внешних устройств и объединения ПК в |
|
||
|
|
|
|
локальную сеть. |
|
|
|
|
|
|
|
Итого за шестой семестр |
16 |
||
Седьмой семестр |
|
|
|
|
|||
12 |
8-ми |
разрядные |
Изучение структуры 8-ми разрядного мик- |
4 |
|||
|
микропроцессоры |
ропроцессора. Программирование матема- |
|
||||
|
|
|
|
тического выражения |
|
|
|
13 |
Программирование |
Реализация алгоритмов стирания и про- |
4 |
||||
|
РПЗУ |
|
|
граммирования внутреннего РПЗУ |
|
||
14 |
16-ти |
разрядные |
Изучение структуры 16-ти разрядного |
4 |
|||
|
микропроцессоры |
специализированного микропроцессора. |
|
||||
|
|
|
|
Знакомство с средой разработки про- |
|
||
|
|
|
|
граммного обеспечения. Запуск тестового |
|
||
|
|
|
|
программного обеспечения. |
|
|
|
15 |
Методы |
снижения |
Изучение методов и способов снижения |
4 |
|||
|
энергопотребления |
энергопотребления |
микропроцессорной |
|
|||
|
|
|
|
системы. |
|
|
|
16 |
Программирование |
Программирование |
различных |
режимов |
4 |
||
|
последовательного |
приме и передачи данных через последо- |
|
||||
|
порта |
|
|
вательный порт микропроцессора. |
|
||
17 |
Программирование |
Программирование |
различных |
способов |
4 |
||
|
контроллера пря- |
пересылки информации с помощью кана- |
|
||||
|
мого доступа в па- |
лов контроллера прямого доступа в память |
|
||||
|
мять |
|
|
|
|
|
|
18 |
Реализация |
алго- |
Реализация алгоритмов обработки прини- |
4 |
|||
|
ритмов в реальном |
маемой информации в ежимее реального |
|
|
времени |
|
времени |
|
|
19 |
Создание |
авто- |
Программирование внешней Flash памяти |
6 |
|
|
номного приложе- |
приложением пользователя |
для создания |
|
|
|
ния |
|
автономно работающего приложения. |
|
|
|
|
|
Итого за седьмой семестр |
34 |
|
Восьмой семестр |
|
|
|
|
|
20 |
Оптимизирующий |
Изучение основ векторизации алгоритмов на ос- |
4 |
||
|
компилятор |
|
нове оптимизирующего компилятора Intel C++. |
|
|
|
|
|
|
|
|
21 |
SIMD инструкции |
Разработка векторной реализации алгоритма с |
4 |
||
|
|
|
использованием SIMD инструкций. |
|
|
22 |
Программная |
|
Оптимизация программ за счет |
использования |
4 |
|
предвыборка и ло- |
программной предвыборки данных и улучшения |
|
||
|
пространственной и временной локальности дан- |
|
|||
|
кальность данных |
ных |
|
|
|
|
|
|
|
|
|
23 |
Многопоточность |
Разработка многопоточной версии вычислитель- |
4 |
||
|
|
|
ного алгоритма. |
|
|
24 |
Латентность |
и |
Измерение параметров латентности и пропускной |
4 |
|
|
пропускная |
спо- |
способности для различных инструкций. |
|
|
|
|
|
|
||
|
собность КЭШа |
|
|
|
|
25 |
Ассоциативность |
Экспериментальное измерение параметра ассо- |
4 |
||
|
КЭШа |
|
циативности КЭШа |
|
|
|
|
|
|
|
|
|
|
|
Итого за восьмой семестр |
24 |
|
|
|
|
|
Всего |
108 |
2.4 Курсовая работа
Курсовая работа по данной дисциплине не предусмотрена рабочим учебным планом.
3.УЧЕБНО-МЕТОДИЧЕСКИЕ МАТЕРИАЛЫ
3.1Литература
3.1.1Основная литература
1.Максимов Н.В., Партыка Т.Л., Попов И.И Архитектура ЭВМ и вычислительных систем. —М.: Форум, 2008. — 512с.
2.Гук.М.Ю. Аппаратные средства РС. Энциклопедия. –ЗАО «Питер», 2008.
3.Жмакин А.П. Архитектура ЭВМ. — BHV-Санкт-Петербург, 2008 г. . — 320 с.
4.Крейгон Р. Архитектура компьютеров и ее реализация. — М.: Мир, 2004.
— 412с
5.Демидович Е.М. Программирование на Си. Минск: Из-во Университет-
ское, 2005 г.
6.Демидович Е.М.. Программирование на ассемблере. Минск: Из-во Университетское, 2003г.
7.Кулаков В.И. Программирование внешних устройтсва. Издательский дом
―Питер‖, 2004
8.Гук М.И, Юров В.С.Процессоры Pentium 4 Athlon и Duron.Издательский дом ―Питер‖, 2001.
9.Касаткин А.И. Управление ресурсами. Мн.: Высшая школа,1992.
10.Касаткин А.И. Системное программирование Мн.: Высшая школа,1993 г. 11.Гордеев А.В. Операционные системы. Учебник для ВУЗов. 2-е изд. Спб.,
Питер, 2005.
12.Юров В.И. Assembler. Учебник для ВУЗов. СПб., Питер, 2005.
13.Грегори К. Использование VisualC++ 6. Специальное издание. М., СПб., К., изд. дом ―Вильямс‖, 2000.
14.Таненбаум Э. Современные операционные системы. Спб, Питер, 2004. 15.Григорьев В.Л. Видеосистемы ПК фирмы IBM. -М.: Радио и связь, 1993.
16.Гук М. Процессоры Intel: от 8086 до Pentium II. - СПБ.: Питер, 1998.
17.Гук М.Г. Аппаратные интерфейсы ПК. Энциклопедия. - СПб.: Питер,
2006. – 1072 с.
18.Гук М.Г. Шины PCI, USB и FireWire. Энциклопедия. - СПб.: Питер, 2005.
– 540 с.
19.Петров С.В. Шины PCI, PCI Express. Архитектура, дизайн, принципы функционирования. – СПб.: БХВ, 2006. – 416 с.
20.Гук М.Г. Дисковая подсистема ПК. СПб: Питер, 2001. - 336 с.
21.Гук М.Г. Интерфейсы устройств хранения: ATA, SCSI и другие. Энциклопедия. СПб.: Питер, 2006. – 448 с.
22.Агуров П.А. Практика программирования USB. СПб.: БХВ, 2005. – 624 с. 23.Колесниченко О.Г., Шишигин И. В. Аппаратные средства РС, 5-е изд.
СПб.: БХВ, 2005. – 1152 с..
24.Морисита И. Аппаратные средства МикроЭВМ: Пер. с япон. М.: Мир,
1988.
25.Щелкунов Н.Н., Дианов А.П. Микропроцессорные средства и системы. М.: Радио и связь, 1990.
26.Фрир Дж. Построение вычислительных систем на базе перспективных микропроцессоров : Пер. с англ. М.: Мир, 1990.
27.Фридмен М., Ивенс Л. Проектирование систем с Микрокомпьютерами: Пер с англ. М.: Мир, 1986..
28.«Микропроцессоры» кн.1, кн.2, кн.3. Под ред. Преснухин. Минск, Высшая школа, 1987.
29.Клингман Э. Проектирование микропроцессорных систем: Пер. с англ.
М.: Мир, 1980.
30.Шпаковский Г.И. Организация параллельных ЭВМ и супер скалярных процессоров: Учебное пособие. Мн.: Белгосуниверсит, 1996.
31.Скорик В.Н. и др. Мультимикропроцессорные системы // К.: «Техника»,
1989.
32.Корнеев В.В., Киселев А.В. Современные микропроцессоры. 3-е изд. -
М.:НОЛИДЖ, 2003. -448 с. (А4).
33.David Patterson, John Hennecy. Computer Architecture A Quantitative Approach. 3-ed edition. Morgan Kaufmann Publishers.
34.David Patterson, John Hennecy. Computer Architecture A Quantitative Approach. 4-th edition. Morgan Kaufmann Publishers.
35.Patterson, Hennessy. Computer Organization and Design. The Hardware/Software Interface. Morgan Kaufmann Publishers.
36.Воеводин В.В., Воеводин Вл. В. Параллельные вычисления. – СПб.: БХВ-Петербург, 2004. – 608с.
37.Хамахер К., Вранешич З., Заки С. Организация ЭВМ. 5-е изд. –
СПб.:Питер, 2003. – 848 с.
38.SPEC CPU2006 Benchmark Descriptions
39.Mark Smotherman, Understanding EPIC Architectures and Implementations.
40.Alpha Architecture Handbook Version 4
41.MIPS IV Instruction Set Version 3.2
42.Power ISA Version 2.04
43.The SPARC Architecture Manual Version 9
44.Intel Itanium Architecture Software Developer’s Manual
45.Intel® 64 and IA-32 Architectures Optimization Reference Manual
46.AMD64 Architecture Programmer`s Manual
47.Intel Compiler 10 Reference Manual
48.Sun Microsystems OpenSPARC T1 Microarchitecture Specification
49.Manish Shah, Jama Barreh, and others. UltraSPARC T2: A Highly-Threaded, Power-Efficient, SPARC SOC, Sun Microsystems
3.1.2Дополнительная литература
50.Скляров В.А. Методическая разработка по применению персональных ЭВМ в учебном процессе и в научных исследованиях для студентов всех специальностей. «Управление ресурсами ПЭВМ", Мн.: ротопринт МРТИ, 1989 г.
51.Прерывания операционной системы. Мн.: ротопринт МРТИ, 1989 г. 52.Алгоритмические языки Си и Паскаль. Мн.: ротопринт МРТИ, 1989 г.
53.Cмит В.Э., Джонсон М.Т. Архитектура и программирование микропро-
цессора INTEL 80386. -М.: СП "Конкорд", 1992.
54.Бродин В.Б., Шагурин И.И. Микропроцессор i486. Архитектура, программирование, интерфейс. - М.: "Диалог-МИФИ", 1993.
55.Ларионов А.М., Горнец Н.Н. Периферийные устройства в вычислительных системах: Учеб. пособие для вузов.– М.: Высш.шк., 1991.– 336 с.
56.Григорьев В.Л. Архитектура и программирование арифметического сопроцессора.– М.: Энергоатомиздат, 1991.– 208 с.
57.Нортон П. Программно-аппаратная организация IBM PC: Пер. с англ.– М.: Радио и связь, 1992.– 336 с.
58.Венгер В.А. и др. Аппаратура персональных компьютеров и ее програм-
мирование. IBM PC/XT/AT и PS/2. -М.: Радио и связь, 1995.