- •Тема 11 Устройства непрерывно-дискретного преобразования бмс
- •Лекция 12 Светочувствительные матрицы
- •Чем больше концентрация примеси, то есть чем больше дырок в полупроводнике (труднее их отогнать вглубь), тем выше пороговое напряжение / ниже потенциал в потенциальной яме.
- •Типовые применения Скорее всего это не нужно вообще
- •Манчестерское кодирование
- •Кадры синхронной передачи
- •Скорость передачи данных
- •Режимы передачи данных
- •Модуляция аналоговых сигналов цифровыми данными
- •Амплитудная манипуляция
- •Частотная манипуляция
- •Квадратурная амплитудная модуляция
- •Сигнальное созвездие
- •Модуляция цифровых сигналов аналоговыми данными
- •Амплитудно-импульсная модуляция
- •Широтно-импульсная модуляция
Тема 11 Устройства непрерывно-дискретного преобразования бмс
Аналоговая и цифровая схемотехника
На входе АЦП полезный сигнал + шумы и искажения => ОГЛЯДЫВАЕМСЯ НАЗАД.
Точность обусловлена допуском и диапазонами линейности элементов схемы.
В цифровых схемах характеристикой является – время, в аналоговых схемах – частота
Важно понимать взаимодействие цифровой и аналоговой части схем
Выборка сигнала
Перед дискретизацией применяют ФНЧ (сглаживание) для устранения частот гармоник выше частоты Найквиста |
Выборка – процесс получения достаточного количества дискретных значений сигнала в точках, определяющих форму сигнала. Аналоговый сигнал имеет спектр частотных компонент. Для синусоидального сигнала – гармоники (кратные частоты)
|
Теорема отсчетов (выборки) Котельникова (Найквиста-Шеннона)
|
Для представления любого аналогового сигнала в дискретном виде частота дискретизации fSAMPLE должна быть как минимум вдвое больше, чем самая высокая частотная компонента fA(MAX) аналогового сигнала. Самая высокая аналоговая частота не может превышать половины частоты дискретизации fSAMPLE > fA(MAX) , где fA(MAX) – частота Найквиста |
Необходимость в фильтрации перед дискретизацией
ФНЧ гарантирует соблюдение условий теоремы отчетов при дискретизации сигнала
НО! АЦП имеет ограничение в частоте выборке. |
Низкочастотная фильтрация – для удаления частотных компонент (гармоник) аналогового сигнала, которые превышают частоту Найквиста.
Алиасинг («наложение» спектров, aliasining) – в аналоговом сигнале присутствуют частотные компоненты, превышающие частоту Найквиста. |
Примеры эффекта алиасинга
|
Частота выборки 44,1 кГц используется для аудиозаписи CD 44,1 / 2 = 22,05 кГц – превышает предельные характеристики распространенных аудиоустройств. |
Значение выборки хранения
Уровень выборки поддерживается постоянным до следующей выборки, чтобы АЦП успел обработать выборочное значение.
Форма волны «ступенька» аппроксимированная к форме волны входного аналогового сигнала.
Аналогово-цифровое преобразование
Аналогово-цифровое преобразование – процесс преобразования выходного сигнала схемы выборки-хранения в последовательность двоичного кода, который представляет собой амплитуду аналогового входа в каждый из моментов дискретизации.
Постоянная амплитуда сигнала => аналого-цифровое преобразование с использованием постоянного значения в течении интервала между импульсами выборки.
2-битное квантования
Квантование – процесс преобразования аналогового значения в код.
Чем больше битов используется для представления выборочного значения, тем точнее представление
ЧИСЛО УРОВНЕЙ КВАНТОВАНИЯ K = 2k, где k – разрядность (количество битов, кодирующее один уровень квантования)
Результат 2-битного преобразования
2-битное квантование => 4 уровня квантования (2n)
4-битное квантование
Результат 4-битного квантования
В результате получаем сигнал с меньшими искажениями
4-битное квантование => 16 уровня квантования (2n)
Элементы АЦП
|
Инвертирующий усилитель на ОУ с высоким внутренним входным сопротивлением и виртуальным нулем на инвертирующем входе: VOUT / VIN = – Rf / Ri
Компаратор, переходит в насыщенное состояние в зависимости от того, на каком из дифференциальных входов напряжение больше: HIGH для « + » LOW для « – »
|
Разрешение АЦП
Разрешение АЦП – количество битов (двоичных разрядов), используемых для представления значения аналогового сигнала (шаг квантования).
Для входного аналогового сигнала в диапазоне для 0…5 В:
- разрядность 3 бит: 23=8 уровней квантования, разрешение 0,6 В ((0+5)/8)
- разрядность 4 бит: 24=16 уровней квантования, разрешение 0,3 В ((0+5)/18)
- разрядность 5 бит: 25=32 уровней квантования, разрешение 0,15 В ((0+5)/32)
Время преобразования
|
Преобразование значения аналогового напряжения происходит в момент времени t0, но преобразование не может быть завершено до момента времени t1 |
Ограничение частоты Найквиста
При частоте Найквиста аналоговый сигнал дискретизируется и преобразуется более двух раз за цикл.
Ошибка квантования
|
Для устранения ошибки квантования используют усилители выборки-хранения |
Методы аналогово-цифрового преобразования (Методы АЦП)
1) АЦП прямого преобразования (флеш-АЦП)
2) Интегрирующие АЦП
3) АЦП последовательного приближения
4) Дельта-сигма АЦП
АЦП прямого преобразования
(Нулевой уровень заземлен)
Прямое преобразование – высокоскоростные компараторы сравнивают опорные напряжения (в цепи делителя напряжения) с напряжением аналогового входа:
HIGH – входное напряжение превышает опорное
LOW – компаратор не требуется
n-битный код => (2n – 1) компараторов
Приоритетный шифратор включается импульсом на EN => на выходе – двоичный код (HIGH)
+ высокая пропускная способность
– высокие аппаратные затраты
Оптимизация ФЛЕШ-АЦП (прямого преобразования)
1) Каскадирование АЦП – немного уменьшая быстродействие, позволяет значительно уменьшить количество ОУ до k(2n/k – 1) + k – 1,
где n – число битов входного кода, а k – число параллельных АЦП прямого преобразования.
На первом шаге производится грубое преобразование (с низким разрешением). На втором шаге найденная разница умножается на 2n/k и подвергается следующему преобразованию. Полученный код объединяется с грубым кодом для получения полного выходного цифрового значения.
2) Конвейерная работа АЦП – данные частичных преобразований передаются по мере готовности до окончания полного преобразования.
Интегрирующие АЦП
CLK – устройство такстирования
Генератор пилообразоного сигнала (интегратор) – для получения характеристик двойного интегрирования
+ подавление высокочастотного шума и фиксированные низкие частоты (50/60 Гц)
– низкая входная пропускная способность
# применяются в измерительных приборах (вольтметры и проч.)
Двойное интегрирование (спад сигнала)
Счетчик сброшен, на выходе интегратора (А1) – 0
+VIN подается на вход через SW
(–) вход А1 – на виртуальном 0, а VIN постоянно, в течение некоторого периода => возникает I – постоянный ток через R и через С.
С будет заряжаться линейно, т.к. ток постоянен => на выходе А1 – отрицательное линейное изменение напряжения.
Двойное интегрирование (сброс счетчика)
Счетчик достигает заданного счета (n) => сброс (R)
Логика управления переключает отрицательное опорное напряжение (–Vref) на вход A1.
Конденсатор заряжается до отрицательного напряжения (–V), пропорционального входному аналоговому напряжению
Двойное интегрирование (рост сигнала)
С заряжается линейно => положительный скачок на выходе A1 от (–V) с постоянным наклоном.
Счетчик выходит из RESET
Время за которое С разряжается до 0 зависит от (–V) пропорционально VIN. Когда выходное напряжение интегратора (A1) достигает 0, компаратор (А2) переключается в LOW и отключает тактовые импульсы для счетчика
Двоичный счетчик фиксируется, а двоичное число пропорционально VIN
АЦП последовательного приближения
Выход ЦАП > входного сигнала => выход компаратора LOW => сброс бита в регистре (SAR) Выход ЦАП < входного сигнала => выход компаратора HIGH => 1бит сохраняется в регистре (SAR) |
Входные биты ЦАП активируются (=1) по одному из старшего значащего бита (СЗР) => компаратор на выходе указывает больше или меньше напряжение входного сигнала, чем выход ЦАП Цикл преобразования повторяется от СЗР до завершения. Время преобразования быстрее, чем у интегрирующего. Но медленнее, чем в ФЛЕШ-АЦП |
Последовательное приближение
|
ЦАП: VOUT = 8 В для 23 бит (СЗР) VOUT = 4 В для 22 бит VOUT = 2 В для 21 бит VOUT = 1 В для 20 бит (МЗР)
СЗР = 1: выходной сигнал ЦАП равен 8 В > входного сигнала 5,1 В => выходной сигнал компаратора LOW => СЗР в SAR сброшен до 0
22 бит = 1: выходной сигнал ЦАП равен 4 В < входного сигнала 5,1 В => выходной сигнал компаратора HIGH => 22 бит сохраняется в SAR |
|
21 бит = 1: выходной сигнал ЦАП 4+2=6 В > входного сигнала 5,1 В => выходной сигнал компаратора LOW => 21 бит в SAR сброшен до 0
20 бит = 1: выходной сигнал ЦАП 4+1=5 В < входного сигнала 5,1 В => выходной сигнал компаратора HIGH => 20 бит сохраняется в SAR
Двоичный код в регистре 0101~ значению 5,1В.
SAR очищается в начале цикла. |
Дельта-сигма АЦП
Дельта-модуляция – квантуется разница между двумя последовательными выборками (увеличение или уменьшение). Рассмотренные ранее методы АЦП основывались на абсолютном значении выборки
|
Выход дельта-модулятора – 1-битный поток данных.
Количество тактов за 1 выборку устанавливает амплитуду сигнала в течение этого интервала |
Функциональная схема сигма-дельта АЦП
Входной сигнал и сигнал из ЦАП в контуре ОС подаются в точку суммирования (∑) Разностный (∆) сигнал от ∑ интегрируется и 1-битный квантователь (компаратор+регистр) увеличивает или уменьшает число импульсов за 1 выборку в зависимости от разностного сигнала |
Счетчик считает импульсы за 1 выборку для последовательных интервалов.
Коды помещаются в регистр для хранения.
Из регистра выходит серия n-битных кодов в соответствии с аналоговым сигналом. |
Ошибки аналогово-цифрового преобразования
|
Пропуск кода – во флеш-АЦП может вызываться отказом одного из компараторов. Неверный код – некоторые двоичные кодовые слова на выходе АЦП являются неверными. Смещение – АЦП интерпретирует аналоговое входное напряжение как превышающее его фактическое значение |
Компромиссы при выборе архитектуры АЦП
|
Важные характеристики АЦП: 1) Время преобразования – для флеш-АЦП не меняется при увеличении разрешения. Для интегрирующих АЦП удваивается с увеличением разрешения 2) Согласование компонентов – для флеш-АЦП и конвейерных АЦП требования удваиваются с увеличением разрешения. Для интегрирующих АЦП не увеличивается с увеличением разрешения 3) Размер кристалла, стоимость и мощность – максимальны для флеш-АЦП, минимальны для интегрирующего АЦП. |
Методы цифро-аналогового преобразования
1) ЦАП взвешивающего типа
2) ЦАП лестничного типа
ЦАП взвешивающего типа
4-х разрядный ЦАП
– Подбор с учетом допусков резисторов – Уровни напряжения должны быть одинаковыми для всех входов, потому что учитываются веса резисторов |
Сеть резисторов с номиналами = двоичным весам входных бит цифрового кода. V = 0 (двоичный 0) => I = 0 V = HIGH (двоичная 1) => I зависит от номинала R VOUT = IfRf
R соответствует старшему бинарно-взвешенному входу (23). Другие резисторы кратны R (2R, 4R, 8R) и соответствуют двоичным весам 22, 21, 20 Выходное напряжение пропорционально сумме двоичных весов.
|
ЦАП лестничного типа
4-х разрядный ЦАП |
Резисторные матрицы R-2R – матрицы постоянного импеданса + Одинаковые номиналы резисторов => повышается точность, нет ограничения по разрядности Основное время на преобразования тратится в ОУ => должен иметь максимальное быстродействие |
Характеристики цифро-аналогового преобразования
1) Разрешение – обратно пропорционально количеству дискретных шагов в выходных данных. Общее количество дискретных шагов равно
(2n – 1), где n – количество битов
Разрешение =
2) Точность – путем сравнения фактического выхода ЦАП с ожидаемым выходным сигналом. В процентах от полного или максимального выходного напряжения.
3) Линейная ошибка – отклонение от идеального выхода ЦАП
# Ошибка смещения – величина выходного напряжения, когда все входные биты равны нулю
4) Монотонность – при увеличении кода, значение аналогового сигнала так же увеличивается
5) Время установления – время, требуемое ЦАП для установления в пределах 1/2 МЗР от его окончательного значения при изменении во входном коде
Ошибки цифро-аналогового преобразования
|
1) Немонотонность – одна из форм нелинейности: 21 бит в двоичном коде интерпретируется как 0 (#КЗ приводит к зависанию сроки ввода битов в низком уровне) 2) Дифференциальная нелинейность – амплитуда шага меньше, чем она должна быть для определенных входных кодов: недостаточный вес 22 бита. (# из-за неисправного входного резистора) |
|
3) Ошибки выхода с низким или высоким усилением – в случае низкого усиления все амплитуды меньше идеальных, а в случае высокого – превышают идеальные (# неисправные резистор ОС)
4) Ошибка смещения – когда двоичный вход равен 0000, выходное напряжение не равно нулю (# неисправный ОУ) |
Реконструирующий фильтр
Выходной сигнал ЦАП – аппроксимация ступенчатого исходного аналогового сигнала после его обработки процессором цифровых сигналов (DSP), который обрабатывает данные в режиме реального времени.
Реконструирующий фильтр (постфильтр) – сглаживание выходного сигнала ЦАП путем исключения высокочастотного содержимого, которое возникает в результате быстрых переходов «ступенек».