DgCXT_Lab_1

МИНОБРНАУКИ РОССИИ

Санкт-Петербургский государственный

электротехнический университет

«ЛЭТИ» им. В.И. Ульянова (Ленина)

Кафедра ЭПУ

отчет

по лабораторной работе №1

по дисциплине «Цифровая схемотехника»

Тема: ОЗНАКОМЛЕНИЕ С ЛАБОРАТОРНЫМ СТЕНДОМ И ИССЛЕДОВАНИЕ ПРОСТЕЙШИХ КОМБИНАТОРНЫХ ЛОГИЧЕСКИХ СХЕМ

Студентка гр. 7201		Семирякова А.А
Преподаватель		Аристов С. А.

Санкт-Петербург

2020

Цель работы: изучения всех видов ЛЭ, их таблиц истинности, освоение принципа логической алгебры; изучение таблицы истинности, принципа работы и логической алгебры компаратора, сумматора и дешифратора.

Основные теоретические положения.

Логические элементы используются для построения комбинаторных узлов, как в интегральном исполнении (в виде интегральных микросхем) так и в виде обычных схем.

Комбинаторные узлы – схемы, имеющие некоторое количество входов и выходов, и при этом состояния выходов определяются мгновенно и исключительно текущим состоянием входов (т.е. комбинаторные схемы не имеют свойства запоминать и хранить данные). Существует большое количество типовых комбинаторных узлов – дешифраторы и шифраторы, демультиплексоры и мультиплексоры, сумматоры, компараторы и т.д. Как правило, такие узлы имеют группы входов, логические уровни которых интерпретируются как двоичные числа. Разрядность чисел соответствует числу входов, объединенных в группу.

Компараторы служат для сравнения групп логических сигналов (чисел). Компараторы имеют два многоразрядных входа A[n..0] и B[n..0] и выходы: A<B, A=B, A>B (при этом разрядность входных чисел составляет n+1). Уровень лог. «1» на одном из выходов показывает, как соотносятся числа A и B. Схемы компараторов могут иметь входы для каскадирования, т.е. увеличения разрядности всей схемы за счет соединения в цепочки нескольких микросхем или схем меньшей разрядности.

Сумматоры служат, как следует из названия, для сложения чисел. Многоразрядный сумматор, в т.ч., в интегральном исполнении, состоит из цепочки одноразрядных сумматоров – несложных схем, которые способны складывать одноразрядные числа.

Алгоритм работы сумматора не сложнее алгоритма сложения чисел «в столбик». Для младшего бита в каскаде справедливо: 0 + 0 = 0, 0 + 1 = 1, 1 + 0 = 1, 1 + 1 = 0 с переносом в старший разряд.

Здесь: Ai, Bi – i-тые биты операндов сложения A и B, Ci – вход переноса i-того сумматора, Ci+1 – выход переноса i-того сумматора в старший разряд (подключается ко входу переноса следующего по старшинству одноразрядного сумматора). Одноразрядный сумматор, не имеющий входа переноса, немного проще, и работает согласно первой половине таблицы истинности Такой сумматор называется полусумматором.

Дешифраторы и шифраторы – цифровые комбинаторные узлы, схожие по строению с мультиплексорами и демультиплексорами. Они осуществляют преобразование кодов. В частности, дешифратор получает на вход двоичное число, представленное группой битов X[n...0] и формирует на выходе число, представленное группой битов Y[m...0]. Если разрядность входного двоичного числа N равняется n + 1, то разрядность выходного числа M составит 2N, так как число M – не двоичное число, а одноединичный код, соответствующий входному числу. В таком коде среди всех битов установлен всего один, остальные биты – нулевые. Позиция, в которой установлена единица, соответствует входному числу дешифратора X. Если X = 0, в числе M будет присутствовать единица только в бите 0, если X = 1 в бите 1 и так далее. Поскольку число комбинаций, которые можно записать, имея N бит, составляет 2N, для кода Y потребуется столько же бит.

Обработка результатов эксперимента.

Таблица 1 Результаты исследования ЛЭ «2И-НЕ».

X1	X2	Y
0	0	1
0	1	1
1	0	1
1	1	0

Таблица 2 Результаты исследования ЛЭ «2ИЛИ-НЕ».

X1	X2	Y
0	0	1
0	1	0
1	0	0
1	1	0

Таблица 3 Результаты исследования ЛЭ «ИСКЛЮЧАЮЩЕЕ ИЛИ».

X1	X2	Y
0	0	0
0	1	1
1	0	1
1	1	0

Он работает простейшим устройством сравнения битов: Y = 1 если X1 X2.

2. Схема реализации функции И на ЛЭ типа 2ИЛИ-НЕ

Рис.1 Схема реализации функции И на ЛЭ типа 2ИЛИ-НЕ

Таблица 4 Результаты исследования функции И на ЛЭ типа 2ИЛИ-НЕ

X1	X2	Y
0	0	0
0	1	0
1	0	0
1	1	1

3. Исследование одноразрядного сумматора.

Рис.2 Схема одноразрядного сумматора

Рис.3 Схема реализации сумматора на ЛЭ

Таблица 5 Результаты исследования сумматора на ЛЭ

Выражение	Двоичное число	Десятичное число
0+0+0	00	0
0+0+1	01	1
0+1+0	01	1
0+1+1	10	2
1+0+0	01	1
1+0+1	10	2
1+1+0	10	2
1+1+1	11	3

4. Исследование дешифратора «2» в «4».

Рис.4 Схема для исследования дешифратора «2» в «4»

Рис.5 Реализация дешифратора на ЛЭ

Таблица 6 Результаты исследования дешифратора на ЛЭ

X1	X2	Y1	Y2	Y3	Y4
0	0	1	0	0	0
0	1	0	1	0	0
1	0	0	0	1	0
1	1	0	0	0	1

Выводы:

В ходе выполнения лабораторной работы были изучены виды ЛЭ их принцип работы и таблицы истинности, изучены действия алгебры логики дьзъюнкции/конъюкции, а также теорема Де Моргана: и .

В лабораторной работе были изучены такие комбинаторные узлы как Сумматор и Дешифратор.

Многоразрядный сумматор, в т.ч., в интегральном исполнении, состоит из цепочки одноразрядных сумматоров – несложных схем, которые способны складывать одноразрядные числа.

Для младшего бита в каскаде справедливо: 0 + 0 = 0, 0 + 1 = 1, 1 + 0 = 1, 1 + 1 = 0 с переносом в старший разряд. Следующие по старшинству одноразрядные сумматоры в каскаде имеют вход переноса. Схемотехническая реализация сумматора удобна при использовании логического элемента ИСКЛЮЧАЮЩЕЕ ИЛИ. Он работает, фактически,простейшим устройством сравнения битов: Y = 1 если X1 X2. Если биты на входе разные, то одно из слагаемых в выражении для ЛЭ примет значение лог. «1» и все выражение окажется равным единице. Если же биты одинаковые, то каждое из слагаемых в выражении даст лог. «0», чему и окажется равен результат Y.

Дешифраторы осуществляют преобразование кодов. В частности, дешифратор получает на вход двоичное число, представленное группой битов X[n...0] и формирует на выходе число, представленное группой битов Y[m...0]. Если разрядность входного двоичного числа N равняется n + 1, то разрядность выходного числа M составит 2N, так как число M – не двоичное число, а одноединичный код, соответствующий входному числу. В таком коде среди всех битов установлен всего один, остальные биты – нулевые.