DgCXT_Lab_5

МИНОБРНАУКИ РОССИИ

Санкт-Петербургский государственный

электротехнический университет

«ЛЭТИ» им. В.И. Ульянова (Ленина)

Кафедра ЭПУ

отчет

по лабораторной работе №5

по дисциплине «Цифровая схемотехника»

Тема: СИНХРОННЫЕ ЦИФРОВЫЕ СХЕМЫ И УСТРОЙСТВА ВВОДА-ВЫВОДА

Студентка гр. 7201		Семирякова А. А.
Преподаватель		Аристов С. А.

Санкт-Петербург

2020

Цель работы

Исследовать способы организации ввода и вывода информации в синхронных цифровых схемах.

Основные теоретические положения

Синхронная логика накладывает ряд требований и ограничений на разрабатываемые схемы:

1. В схеме могут присутствовать только интегральные микросхемы с синхронной архитектурой (синхронные счетчики и т.п.).

2. Все микросхемы в схеме должны получать тактовый сигнал из общего источника, т.е. от одного генератора.

3. Использование асинхронных входов управления микросхемами допускается исключительно для начальной инициализации (начального сброса). Если использование асинхронных входов управления для нормальной работы схемы неизбежно, оно должно выполняться с максимальной осторожностью.

Подход к проектированию синхронных схем отличается от приемов, использующихся при разработке обычно более простых асинхронных устройств. Понять разницу в подходах удобнее всего не примере. Рассмотрим двоичный суммирующий счетчик, для которого требуется ограничить коэффициент пересчета – количество различных чисел, которые могут присутствовать на его выходе в процессе счета. Алгоритм схемы ограничения счета предельно прост: схема сравнивает число на выходе счета с некоторым значением, и как только достигается это значение, схема вырабатывает сигнал сброса счетчика, устанавливающий его на ноль.

Если счетчик имеет асинхронный вход сброса, т.е. подача на него активного уровня в любой момент времени приводит к записи нулей в триггеры, сброс осуществляется при достижении счетчиком числа, равного коэффициенту пересчета. При этом на выходе счетчика кратковременно присутствует это число. Длительность его присутствия определяется исключительно быстродействием логики, формирующей сигнал сброса счетчика, и триггеров, которые реагируют на этот сигнал. Если разрядность асинхронного счетчика невелика, порой для его сброса достаточно использовать всего один ЛЭ.

Совершенно иначе реализуется сброс счетчиков, имеющих вход синхронного сброса. Обычно и сами эти счетчики естественным образом являются синхронными. В таком счетчике и изменения состояния всех триггеров, и их сброс осуществляются по фронту тактового сигнала, а вход синхронного сброса имеет смысл разрешения сброса. Опрашивается этот вход по фронту тактового импульса. Если на него подан активный уровень, происходит запись нуля во все триггеры, если неактивный – дальнейший счет.

Вместе с тем, нужно понимать, что даже если триггеры одинаковы с точки зрения схемотехники и переключаются по одному тактовому сигналу, в реальности у понятия «синхронно» есть предел. Во-первых, экземпляры триггеров отличаются друг от друга быстродействием (будь они отдельными интегральными схемами или элементами одного микрочипа). Во-вторых, любое средство контроля состояния битов Q[3..0] не может быть подключено к выходу схемы или интегральной микросхемы математически тождественными проводниками так, что время распространения электрического сигнала по ним также математически тождественно. Это означает, что каждое переключение синхронного счетчика все-таки сопровождается пусть крайне малым (куда меньшим, чем для асинхронного счетчика), но все же ненулевым интервалом времени, когда на выходе суммирующего счетчика присутствует число ли числа, не укладывающиеся в растущую последовательность целых чисел. При этом в отличие от асинхронного счетчика предсказать их значения решительно невозможно.

Обработка результатов эксперимента

1. Исследование схемы синхронной защиты от дребезга с выделением заднего фона

Рис. 1 Схема исследования синхронной защиты от дребезга с выделением заднего фона

Рис. 2 Тактовая диаграмма схемы синхронной защиты от дребезга с выделением заднего фона

2. Исследование схемы сравнения методов подсчета событий

Рис. 3 Схема исследования методов подсчета событий

Рис. 4 Тактовая диаграмма схемы исследования методов подсчета событий

3. Исследование схемы счетчика с коэффициентом пересчета

Рис. 5. Схема исследования счетчика с коэффициентом пересчета 5

Рис. 6. Тактовая диаграмма счетчика с коэффициентом пересчета 5

4. Исследование схемы секундомера со звуковым сигналом

Рис. 7. Схема исследования секундомера со звуковым сигналом

Рис. 8 Тактовая диаграмма секундомера со звуковым сигналом

Выводы

В ходе выполнения лабораторной работы был исследован способ синхронной защиты от дребезга с выделением заднего фона. Схема позволяет фильтровать возмущения, возникающие при нажатии кнопки. Реакция на нажатие происходит на следующий период тактового сигнала, когда сигнал кнопки стабилизируется.

Была исследована схема методов подсчёта событий. Синхронный способ подсчета является наиболее точным, чем асинхронный.

Также была изучена схема счётчика с коэффициентом пересчёта. Коэффициент пересчёта был выбрал по номеру студенческого билета «7», построенный с использованием ЛЭ NAND3.

Последним был изучен секундомер со звуковым сигналом, которой имитирует появление звукового сигнала имея уровень логической «1».

На тактовой диаграмме видно, что число младшего разряда сбрасывается, число старшего разряда в этот момент увеличивается на 1. Когда младший разряд приобретает значение 9, зуммер показывает, что в ближайшее время число старшего разряда увеличится.