МИНОБРНАУКИ РОССИИ

САНКТ-ПЕТЕРБУРГСКИЙ ГОСУДАРСТВЕННЫЙ

ЭЛЕКТРОТЕХНИЧЕСКИЙ УНИВЕРСИТЕТ

«ЛЭТИ» ИМ. В.И. УЛЬЯНОВА (ЛЕНИНА)

Кафедра ВТ

ОТЧЕТ

по дисциплине «Конструкторско-технологическое обеспечение

средств вычислительной техники»

Тема: Проектирование фрагмента БИС КМОП КНС

Вариант №8

Студенты гр.
Преподаватель		Зуев И.С.

Задание на курсовую работу

№ варианта

Фрагмент

№ схем

Внешние условия подключения

Целевая функция минимизации

S, мкм

На входе

На выходе

t = 0

t = -∞

ЭФ

ОФ

8

СМ

5, 7

c

x, y

–

s → y p → c

–

max{ }

228

Конкретные значения параметров: А1 = А2 = 6 мкм, Cs = Ср = 36 мкм (нагрузочная ёмкость), Св = 324 мкм, Wmin = 6 мкм (ширина канала), t0 = 1 нс, Kt = 1

Техническое задание

Блок схема внешних условий включения фрагмента в БИС приведена на рис. 1, временная диаграмма его функционирования на рисунке 2.

Рисунок 1. Блок-схема внешних условий

Рисунок 2. Временная диаграмма функционирования фрагмента.

Внешние условия включения

Фрагмент БИС реализует следующие функции

Рисунок 3. Логические функции фрагментов

Два варианта схемы фрагмента изображены на рис. 4 и 5.

Времени задержки фрагмента рассчитывается для набора входных сигналов, исходя из следующих внешних условий включения:

1. Входные сигналы «x» и «y» являются предварительно установленными, т.е. все переходные процессы под воздействием этих сигналов в схеме фрагмента уже произошли к моменту прихода остальных сигналов.

2. Сигнал «c» поступает на вход фрагмента с некоторого каскада, выраженного эквивалентными инверторами, и имеет конечное время формирования.

3. Выходы схемы «s» и «p» подключены к выходам «y» и «c» соответственно следующего фрагмента.

Целевой функцией условной задачи минимизации является функция max{ }, где - время формирования выходного сигнала «p»

Максимальное значение суммы ширин каналов транзисторов схемы равно 228!

Рисунок 4. Схема 1

Рисунок 5. Схема 3

Анализ интегральной схемы

Алгебраическая модель для схемы 1

В таблице 2 представлено переключение фрагмента БИС для схемы,

изображенной на рисунке 4

Таблица 2 – Переключение фрагмента БИС (схема 1)

t	x	y	c	I	II	III	IV	S	P
0	0	0	0	Tp1,Tp4 || (Tp2 ,(Tp3,Tp4) ||Tp5)	Tp6,Tp8,Tp10	Tn11	Tn12	0	0
1	0	0	1	Tp1, (Tp2 || Tp3),Tp4	Tn7,Tn10	Tp11	Tn12	1	0
2	0	1	0	Tp1,Tp3,Tp5	Tn6,Tn9	Tp11	Tn12	1	0
3	0	1	1	Tn2,Tn5	Tp7,Tp8,Tp9	Tn11	Tp12	0	1
4	1	0	0	Tp2,Tp5	Tn7,Tn8,Tn9	Tp11	Tn12	1	0
5	1	0	1	Tn1,Tn3,Tn5	Tp6,Tp9	Tn11	Tp12	0	1
6	1	1	0	Tn1||(Tn2,Tn3),Tn4	Tp7,Tp10	Tn11	Tp12	0	1
7	1	1	1	(Tn1,Tn4 ||(Tn3,Tn5) || (Tn2,Tn5)	Tn6,Tn8,Tn10	Tp11	Tp12	1	1

Вывод формул времен задержек:

= Wp7 + Wp9 + Wn7 + Wn9 + Wp12 + Wn12

= Wp11 + Wn11

= Wp2 + Wp4 + Wn2 + Wn4 + Wp6 + Wn6

= Wp5 + Wn5 + Wp10 + Wn10

Вычеркивание для P

Считаем наименее оптимальный вариант (худший случай), поэтому вычёркиваем лучший случай (чем больше путей обхода и чем меньше будет сопротивление, тем меньше задержка по времени (R=1/W))

№ варианта	Входные сигналы			Пути тока перезаряда нагрузочной емкости каскада
	X	Y	C	I	IV
0	0	0	0	(Tp1,Tp4) || (Tp2 ,(Tp3,Tp4) || Tp5) – не­критично	Tn12
1	0	0	1	Tp1 || (Tp2,Tp3),Tp4	Tn12
2	0	1	0	Tp1,Tp3,Tp5	Tn12
3	0	1	1	Tn2,Tn5	Tp12
4	1	0	0	Tp2,Tp5	Tn12
5	1	0	1	Tn1,Tn3,Tn5	Tp12
6	1	1	0	Tn1||(Tn2,Tn3),Tn4	Tp12
7	1	1	1	(Tn1,(Tn4 ||(Tn3,Tn5)) || (Tn2,Tn5) - не критично	Tp12

[ t0 <= t1; t1 <= t4; t1 <= t2; t7 <= t6 ; t7 <= t5 ; t7 <= t3 ]

Суть: мы смотрим время задержки с конца, берём некий выход и смотрим с конца, где он был открыт, далее идём по каскадам по СХЕМЕ и по ТАБЛИЦЕ

Формулы для P

Так как у нас нет инверторов (исходя из условия задачи), нам не нужно дополнительно ставить нагрузку на них (буква “A”)

Т.к. при комбинациях №0 и №7 открытые транзисторы первого каскада имеют параллельные пути тока и найдутся такие комбинации, в которых путь тока по первому каскаду составляет один параллельных путей в комбинациях №0 и №7 (t0 <= t1 и t7 <= t5) , следовательно, данные номера считаем не критичными.

Алгебраическая модель для схемы 3

В таблице 3 представлено переключение фрагмента БИС для схемы,

изображенной на рисунке 5.

Таблица 3 – Переключение фрагмента БИС (схема 3)

t	x	y	c	I	II	III	IV
0	0	0	0	((Tp1 || Tp2), Tp3) || (Tp4, Tp5)	Tp10, Tp11, Tp12	Tn13	Tn14
1	0	0	1	Tp4, Tp5	Tn6, Tn8	Tp13	Tn14
2	0	1	0	Tp1, Tp3	Tn6, Tn9	Tp13	Tn14
3	0	1	1	Tn3, Tn2	Tp6, Tp7	Tn13	Tp14
4	1	0	0	Tp2, Tp3	Tn6, Tn7	Tp13	Tn14
5	1	0	1	Tn3, Tn1	Tp6, Tp9	Tn13	Tp14
6	1	1	0	Tn5, Tn4	Tp6, Tp8	Tn13	Tp14
7	1	1	1	((Tn1 || Tn2), Tn3) || (Tn4, Tn5)	Tn10, Tn11, Tn12	Tp13	Tp14

Вывод формул времен задержек:

= Wp6 + Wn6 + Wp14 + Wn14

= Wp13 + Wn13

= Wp2 + Wp5 + Wn2 + Wn5 + Wp9 + Wp12 + Wn9 + Wn12

= Wp3 + Wn3 + Wp8 + Wn8 + Wp11 + Wn11

Вычеркивание для Р

Считаем наименее оптимальный вариант (худший случай), поэтому вычёркиваем лучший случай

№ варианта	Входные сигналы			Пути тока перезаряда нагрузочной емкости каскада
	X	Y	C	I	IV
0	0	0	0	((Tp1 || Tp2), Tp3) || (Tp4, Tp5) – можно вычеркнуть, так как сопротивление меньше (из-за параллельности)	Tn14
1	0	0	1	Tp4, Tp5 – оставляем	Tn14
2	0	1	0	Tp1, Tp3 – оставляем	Tn14
3	0	1	1	Tn3, Tn2 – оставляем	Tp14
4	1	0	0	Tp2, Tp3 – оставляем	Tn14
5	1	0	1	Tn3, Tn1 – оставляем	Tp14
6	1	1	0	Tn5, Tn4 – оставляем	Tp14
7	1	1	1	((Tn1 || Tn2), Tn3) || (Tn4, Tn5) – можно вычеркнуть, так как сопротивление меньше (из-за параллельности)	Tp14

Формулы для Р

Для вариантов 0 и 7 для сигнала P расчёт производиться не будет, так как они некритичные, поскольку в случае 0 (Tp4, Tp5) || ((Tp1 || Tp2), Tp3) в каскаде I, а в случае 1 только Tp4, Tp5, поэтому сигнал пройдёт быстрее через параллельное соединение (Tp4, Tp5) с ((Tp1 || Tp2), Tp3), чем по Tp4, Tp5. Значит, можно сигнал 0 исключить из расчёта формулы. Аналогично и для случая 7, где (Tn4, Tn5) || ((Tn1 || Tn2), Tn3) в каскаде I, а в случае 6 только Tn4, Tn5, поэтому также сигнал пройдёт быстрее через параллельное соединение (Tn4, Tn5) с ((Tn1 || Tn2), Tn3), чем по Tn4, Tn5.