новая папка / 4006302

4006302-Desc-ru var ctx = "/emtp"; The translation is almost like a human translation. The translation is understandable and actionable, with all critical information accurately transferred. Most parts of the text are well written using a language consistent with patent literature. The translation is understandable and actionable, with most critical information accurately transferred. Some parts of the text are well written using a language consistent with patent literature. The translation is understandable and actionable to some extent, with some critical information accurately transferred. The translation is not entirely understandable and actionable, with some critical information accurately transferred, but with significant stylistic or grammatical errors. The translation is absolutely not comprehensible or little information is accurately transferred. Please first refresh the page with "CTRL-F5". (Click on the translated text to submit corrections)

Patent Translate Powered by EPO and Google

French

German

  Albanian

Bulgarian

Croatian

Czech

Danish

Dutch

Estonian

Finnish

Greek

Hungarian

Icelandic

Italian

Latvian

Lithuanian

Macedonian

Norwegian

Polish

Portuguese

Romanian

Serbian

Slovak

Slovene

Spanish

Swedish

Turkish

  Chinese

Japanese

Korean

Russian

      PDF (only translation) PDF (original and translation)

Please help us to improve the translation quality. Your opinion on this translation: Human translation

Very good

Good

Acceptable

Rather bad

Very bad

Your reason for this translation: Overall information

Patent search

Patent examination

FAQ Help Legal notice Contact УведомлениеЭтот перевод сделан компьютером. Невозможно гарантировать, что он является ясным, точным, полным, верным или отвечает конкретным целям. Важные решения, такие как относящиеся к коммерции или финансовые решения, не должны основываться на продукте машинного перевода.

ОПИСАНИЕ ИЗОБРЕТЕНИЯ US4006302A[]

ПРЕДПОСЫЛКИ СОЗДАНИЯ ИЗОБРЕТЕНИЯ BACKGROUND OF THE INVENTION Изобретение относится к коммутационному устройству для увеличения длительности стоп-импульса на стороне приема при передаче телеграфных сигналов с мультиплексированием с временным разделением (TDM) на основе символьного кадра. Каждый символьный кадр содержит один стартовый импульс, m кодовых битов и один стоповый импульс. The invention relates to a switching arrangement for extending the receive-side stop pulse length in time division multiplex (TDM) transmission of telegraph signals on a character frame basis. Each character frame comprises one start pulse, m code bits and one stop pulse. Как известно, сигнал TDM может быть применен к двум или более каналам в приемнике, с помощью которых восстанавливаются переданные сигналы данных. As is generally known, a TDM signal may be applied to two or more channel units in the receiver by which the transmitted data signals are recovered. Задачей изобретения является создание блоков каналов небольшой сложности, которые можно использовать с особым преимуществом, если в передатчике предусмотрено сравнительно небольшое количество источников данных, а в приемнике предусмотрено относительно небольшое количество блоков каналов и соответствующих приемников данных. It is an object of the invention to provide channel units of little complexity and which can be used to particular advantage if only comparatively few data sources are provided at the transmitter and relatively few channel units and corresponding data sinks are provided at the reciever. СУЩНОСТЬ ИЗОБРЕТЕНИЯ SUMMARY OF THE INVENTION В соответствии с принципами изобретения вышеупомянутые и другие цели достигаются за счет создания регистра сдвига, имеющего не менее m+3 ячеек памяти, в которых хранится первая двоичная цифра, если стоп-сигнал подается через параллельные входные клеммы. Тактовые импульсы применяются как тактовые импульсы сдвигового регистра к сдвиговому регистру через вход тактового импульса. Сдвиговый регистр имеет последовательную входную клемму, через которую считывается вторая двоичная цифра, когда нет стоп-сигнала. Аналогичным образом предусмотрен вентиль, на который подается выходной сигнал m+2-й ячейки памяти сдвигового регистра и выходной сигнал первой бистабильной схемы, и который на своем выходе выдает стоп-сигнал. Сигнал остановки подается на счетчик как сигнал счета, а выходной сигнал подается на m+3-ю ячейку памяти как сигнал сброса. Счетчик выдает сигналы считывания счетчика, сигнализирующие о считывании счетчика. Два или более тактовых сигнала со сдвигом по фазе вырабатываются генератором тактовых импульсов, прямоугольные импульсы которого имеют половину длины единичного элемента и смещены в правильном фазовом отношении на доли длины единичного элемента; один из сдвинутых по фазе тактовых сигналов является функцией показаний счетчика для синхронизации второй бистабильной схемы. In accordance with the principles of the invention the foregoing and other objects are obtained by providing a shift register having no fewer than m+3 storage cells in which a first binary digit is stored if a stop signal is applied via parallel input terminals. Clock pulses are applied as shift register clock pulses to the shift register via a clock pulse input. The shift register has a serial input terminal over which a second binary digit is read in whenever no stop signal is present. A gate is likewise provided to which are applied the output signal of the m+2th storage cell of the shift register and the output signal of the first bistable circuit and which, at its output, provides the stop signal. The stop signal is applied to a counter as a counting signal and the output signal is applied to the m+3th storage cell as a reset signal. The counter produces counter reading signals signalling the reading of the counter. Two or more phase-shifted clock signals are produced by a clock pulse generator whose square-wave pulses have one-half the unit element length and are displaced in proper phase relation by fractions of the unit element length; one of the phase-shifted clock signals is a function of the reading of the counter for timing the second bistable circuit. Схемное устройство в соответствии с идеями изобретения характеризуется сравнительно небольшой сложностью и тем, что оно может быть выполнено с использованием стандартизированных логических элементов. The circuit arrangement in accordance with the teachings of the invention is characterized by comparatively little complexity and by the fact that it can be produced using standardized logic elements. КРАТКОЕ ОПИСАНИЕ РИСУНКОВ BRIEF DESCRIPTION OF THE DRAWINGS Принципы изобретения будут более понятны при обращении к описанию предпочтительного варианта осуществления, приведенному ниже со ссылкой на фиг. с 1 по 3, где одинаковые компоненты обозначены одинаковыми ссылочными позициями и где: The principles of the invention will be more readily understood by referring to the description of a preferred embodiment given hereinbelow with reference to FIGS. 1 through 3 wherein like components are indicated by like reference numerals and wherein: ИНЖИР. 1 представляет собой блок-схему, иллюстрирующую систему передачи данных TDM, FIG. 1 is a block-schematic diagram illustrating a TDM data transmission system, ИНЖИР. 2 представляет собой схематическую диаграмму, иллюстрирующую детали модуля канала, схематически показанного на фиг. 1 и FIG. 2 is a schematic diagram illustrating the details of a channel unit shown schematically in FIG. 1 and ИНЖИР. 3 содержит временные диаграммы, иллюстрирующие сигналы, возникающие во время работы системы по фиг. 1. FIG. 3 contains time-waveform diagrams illustrating signals appearing during the operation of the system of FIG. 1. ПОДРОБНОЕ ОПИСАНИЕ ЧЕРТЕЖЕЙ DETAILED DESCRIPTION OF THE DRAWINGS ИНЖИР. 1 показаны источники данных DQ1, DQ2. . . DQn подает данные, подлежащие передаче, на мультиплексор MS передающей стороны, который выдает сигнал F TDM со своего выхода. В качестве источников данных могут быть предоставлены телетайпы, коммутаторы телетайпов, считыватели лент, считыватели карт. Сигнал F TDM передается в приемник через не показанные средства передачи, где тактовый генератор TG, блоки каналов KE1, KE2. . . KEn и приемники данных DQ1, DQ2. . . DQn расположены. В качестве приемников данных могут быть предусмотрены телетайпы, коммутаторы телетайпов, перфораторы ленты, перфораторы клавиш и т.п. Для простоты показаны только три источника данных в передатчике, а в приемнике также только три блока каналов и три приемника данных, хотя на практике может использоваться большее количество этих устройств. FIG. 1 shows data sources DQ1, DQ2 . . . DQn supplying the data to be transmitted to a send-side multiplexer MS which provides a TDM signal F from its output. Teleprinters, teletypewriter exchanges, tape readers, card readers, may be provided as data sources. The TDM signal F is transmitted to the receiver via transmission means not shown, where clock generator TG, channel units KE1, KE2 . . . KEn and data sinks DQ1, DQ2 . . . DQn are located. Teleprinters, teletypewriter exchanges, tape punches, key punches, and the like may be provided as data sinks. For simplicity, only three data sources are illustrated at the transmitter and at the receiver likewise only three channel units and three data sinks, though in practice greater numbers of these devices may be used. ИНЖИР. 2 предоставляет подробную информацию о канальном блоке KE1. Другие блоки каналов KE2. . . KEn на фиг. 1 имеют аналогичную конструкцию. Канальный блок КЕ1 содержит бистабильные схемы К1, К2, тактовый генератор TG1, инвертор IN, сдвиговый регистр SR, счетчик ZL и вентили G1, G2, G11, G12, G13, G14. Бистабильные схемы К1 и К2 имеют по два входа a и b каждая и один выход e, на который они подают нулевой сигнал или единичный сигнал соответственно на протяжении всего времени своего нулевого состояния. Переход из нулевого состояния в единичное происходит при единичном сигнале на входе а и положительном фронте импульса на входе b. Переход из единичного состояния в нулевое состояние происходит при нулевом сигнале на входе а и аналогично при положительном фронте импульса на входе b. FIG. 2 provides details of the channel unit KE1. The other channel units KE2 . . . KEn of FIG. 1 have a similar construction. Channel unit KE1 comprises bistable circuits K1, K2, clock generator TG1, inverter IN, shift register SR, counter ZL, and gates G1, G2, G11, G12, G13, G14. Bistable circuits K1 and K2 have two inputs a and b each and one output e over which they provide a zero signal or a one signal, respectively, throughout the duration of their zero condition. A transition from the zero condition to the one condition occurs with a one signal at input a and a positive pulse edge at input b. A transition from the one condition to the zero condition occurs with a zero signal at input a and likewise with a positive pulse edge at input b. Сдвиговый регистр SR имеет восемь ячеек памяти I, II, III, IV, V, VI, VII, VIII. Ячейки памяти получают инкрементальные импульсы сигнала T2 через вход f и устанавливаются в свое нулевое состояние, если с выхода вентиля G1 через параллельные входы p подается сигнал H=1. Если через последовательный вход подается единичный сигнал, первая ячейка памяти I устанавливается в единичное состояние. VII-я или VIII-я ячейка хранения выдает сигнал S7 или S8 соответственно. Shift register SR has eight storage locations I, II, III, IV, V, VI, VII, VIII. The storage cells receive incremental pulses of signal T2 via input f and are set to their zero conditions if a signal H=1 is applied from the output of gate G1 via the parallel inputs p. If a one signal is applied via serial input s the first storage cell I is set to the one condition. The VIIth or VIIIth storage cell produces signal S7 or S8, respectively. Счетчик ZL подсчитывает импульсы сигнала H и сбрасывается на показания счетчика 1000 по сигналу S8. Показания счетчика 1000, 0100, 0010, 0001 выводятся на вентили G11, G12, G13, G14 через выходы счетчика ZL. Counter ZL counts the pulses of signal H and is reset to counter reading 1000 by signal S8. Counter readings 1000, 0100, 0010, and 0001 are output to gates G11, G12, G13, G14 via the outputs of counter ZL. ИНЖИР. 3 показаны несколько сигналов системы по фиг. 1. Абсиксы относятся ко времени t. Двум двоичным разрядам двоичных сигналов присваиваются ссылочные номера 0 и 1. Для простоты подразумевается, что только два источника данных DQ1 и DQ2 обеспечивают два сигнала A1 или A2 соответственно. Первый сигнал сигнализируется стартовым импульсом А11, элементами информационного блока А12, А13, А14, А15, А16 и стоп-импульсом А17. Второй сигнал сигнализируется стартовым импульсом А18, пятью другими элементами информационного блока и стоп-импульсом А19. Дополнительный сигнал сигнализируется стартовым импульсом А21, пятью другими элементами информационного блока и стоп-импульсом А27. Наконец, пусковой импульс A28 и стоповый импульс S29 связаны с четвертым сигналом. FIG. 3 shows several signals of the system of FIG. 1. The absicssas refer to the time t. The two binary digits of binary signals are given the reference numerals 0 and 1. For simplicity, only two data sources DQ1 and DQ2 are implied providing the two signals A1 or A2, respectively. A first signal is signalled by start pulse A11, information unit elements A12, A13, A14, A15, A16 and by stop pulse A17. A second signal is signalled by start pulse A18, by five other information unit elements and by stop pulse A19. A further signal is signalled by start pulse A21, by five other information unit elements and by stop pulse A27. Finally, start pulse A28 and stop pulse S29 are associated with a fourth signal. Мультиплексный сигнал F формируется на передающей стороне мультиплексором MS (фиг. 1), его сигнальные компоненты (F11, F12, F13... F17) соответствуют единичным элементам A11, A12, A13. . . А17. Точно так же компоненты сигнала F21. . . F27 соответствуют единичным элементам A21. . . А27. Поскольку стоп-импульсы A17 и A27 имеют ту же длину, что и другие единичные элементы с A11 по A16 или с A21 по A26 соответственно, сигнальная составляющая F17 или F27 точно соответствует стоп-импульсам A17 или A27 соответственно. В противоположность этому предполагалось, что стоп-импульс А19 существенно длиннее стартового импульса А18 и других элементов информационного блока, так что два компонента сигнала F19 и F19' соответствуют этому более длинному стоп-импульсу А19. Multiplex signal F is produced on the send side by multiplexer MS (FIG. 1), its signal components (F11, F12, F13 . . . F17) correspond to unit elements A11, A12, A13 . . . A17. Similarly, signal components F21 . . . F27 correspond to unit elements A21 . . . A27. Since stop pulses A17 and A27 have the same length as the other unit elements A11 to A16 or A21 to A26, respectively, a signal component F17 or F27 corresponds exactly to stop pulses A17 or A27, respectively. In contrast therewith, it has been assumed that stop pulse A19 is substantially longer than start pulse A18 and the other information unit elements, so that the two signal components F19 and F19' correspond to this longer stop pulse A19. Как показано на фиг. 2, сигнал F TDM подается на бистабильную схему K1, синхронизированную с сигналом T1 тактового генератора TG, показанного на фиг. 1. Импульсы сигнала T1 появляются, например, в середине составляющих сигнала F11, F12, F13, так что сигнал E выдается через выход e бистабильной схемы KL. Единичные элементы сигнала Е (Е11, Е12, Е13, Е14, Е15, Е16, Е17) соответствуют один за другим единичным элементам от А11 до А17 сигнала А1. As shown in FIG. 2, the TDM signal F is applied to bistable circuit K1 which is timed with signal T1 of the clock generator TG shown in FIG. 1. The pulses of signal T1 appear, for example, in the middle of signal components F11, F12, F13 so that signal E is emitted via output e of bistable circuit KL. The unit elements of signal E (E11, E12, E13, E14, E15, E16, E17) correspond one after another to unit elements A11 to A17 of signal A1. Сначала предполагается, что до временного интервала t0 слово 11111111 хранится в ячейках с I по VIII сдвигового регистра SR, так что сигнал S7=1 доставляется на вентиль G1 из ячейки памяти VII. Логический элемент G1 открывается во временном интервале t0 с сигналом E=1, и сигнал H=1 подается на параллельные входы p, тем самым устанавливая ячейки с I по VIII в их нулевые условия. Это заставляет последний хранить слово 00000000. После временного интервала t0 на последовательный вход s подается один сигнал с сигналом H=0 и с инвертором IN, так что одиночные сигналы считываются последовательно в последующие временные интервалы. Например, во временном интервале t1 сохраняется слово 10000000, во временном интервале t2 - слово 11000000, а во временном интервале t7 - слово 11111110, так что на короткое время генерируется сигнал S7=0. Шлюз G1 открывается сигналами E18=1 и S7=1 и снова подает сигнал H=1 на параллельные входы p, так что после временного интервала t7 в сдвиговом регистре сохраняются те же слова, что и после временного интервала t0. Начиная со слова 00000000, одно значение снова непрерывно вводится через вход s до тех пор, пока во временном интервале t14 одно значение не будет также сохранено в ячейке памяти VII и не будет выдан сигнал S7=1. It is first assumed that prior to time slot t0 the word 11111111 is stored in cells I to VIII of shift register SR so that signal S7=1 is delivered to gate G1 from storage cell VII. Gate G1 is opened at time slot t0 with signal E=1, and signal H=1 is applied to parallel inputs p, thereby setting cells I to VIII to their zero conditions. This causes the latter to store the word 00000000. After time slot t0, a one signal is applied to serial input s with signal H=0 and with inverter IN, so that one signals are read in serially at the subsequent time slots. For example, at time slot t1 the word 10000000 is stored, at time slot t2 the word 11000000 and at time slot t7 the word 11111110, so that signal S7=0 is briefly produced. Gate G1 is opened with signals E18=1 and S7=1, and it again delivers signal H=1 to parallel inputs p, so that after time slot t7 the same words are stored in the shift register as after time slot t0. Starting from the word 00000000, one values are again input continuously via input s until at time slot t14 a one value is likewise stored in storage cell VII and signal S7=1 is produced. Однако, в отличие от событий в интервале t7, теперь во временном интервале t14 сигнал E=0, так что ворота G1 не открываются, и при сигнале H=0 в ячейку хранения I считывается еще одно значение. слот t16 представляет собой вентиль G1, открытый сигналами S7=1 и E=1, а сигналом H=1 слово 00000000 снова считывается в ячейки с I по VIII. От временного интервала t14 до временного интервала t16 через сигнал S7=1 сигнализируется, что в настоящее время имеются два стоп-импульса E19 и E19', соответствующие более длинному стоп-импульсу A19. However, in contrast with the events at interval t7 there is now at time slot t14 the signal E=0, so that gate G1 does not open and with signal H=0 a further one value is read into storage cell I. Not until time slot t16 is gate G1 opened with signals S7=1 and E=1 and with signal H=1 the word 00000000 is again read into cells I to VIII. From time slot t14 to time slot t16 it is signalled through signal S7=1 that presently there are two stop pulses E19 and E19' corresponding to the longer stop pulse A19. Поскольку в сдвиговом регистре SR до временного интервала t0 было сохранено слово 11111111 в соответствии с требованием, чтобы сигнал S8=1 выдавался через выход запоминающей ячейки VIII. Показание счетчика 1000 в счетчике ZL устанавливается сигналом S8=1, показание счетчика 0100 достигается сигналом H=1 во временном интервале t0, а показание счетчика 0010 достигается во временном интервале t7. Эти показания счетчика показаны на фиг. 3 диаграммой ZL и сигнализируются сигналами Z11, Z12, Z13, Z14. Например, перед временным интервалом t0 показание счетчика 1000 сигнализируется сигналами Z11=1, Z12=0, Z13=0 и Z14=0. Затворы G11, G12, G13 и G14 управляются сигналами Z11, Z12, Z13, Z14, и таким образом один из сигналов T11, T12, T13, T14 одновременно подается на затвор G2. С выхода логического элемента G2 формируется сигнал T3. Например, от временного интервала t0 до временного интервала t7 показание счетчика 0100 сигнализируется сигналом Z12, и сигнал T12 подается на строб G2. Однако во временном интервале t7 показания счетчика изменяются, и показание счетчика 0010 сигнализируется сигналом Z13=1, и сигналу T13 разрешается проходить через вентиль G2. Since in shift register SR, until time slot t0, the word 11111111 has been stored in accordance with the requirement that signal S8=1 is emitted via the output of storage cell VIII. Counter reading 1000 in counter ZL is set with signal S8=1, counter reading 0100 is reached with signal H=1 at time slot t0 and counter reading 0010 is reached at time slot t7. These counter readings are shown in FIG. 3 with the diagram ZL and they are signalled by signals Z11, Z12, Z13, Z14. For example, prior to time slot t0 counter reading 1000 is signalled with signals Z11=1, Z12=0, Z13=0, and Z14=0. Gates G11, G12, G13 and G14 are controlled with signals Z11, Z12, Z13, Z14, and in this way one of the signals T11, T12, T13, T14 is applied to gate G2 at a time. From the output of gate G2 signal T3 is produced. For example, from time slot t0 to time slot t7 counter reading 0100 is signalled with signal Z12 and signal T12 is applied to gate G2. However, at time slot t7 the counter reading changes and counter reading 0010 is signalled with signal Z13=1 and signal T13 is allowed to pass through to gate G2. Таким образом, положительный фронт импульса сигнала Т3 получается не во временном интервале t8, а позже во временном интервале t9. Поскольку единичные элементы сигнала Е передаются с положительными фронтами импульса сигнала Т3 в бистабильной схеме К2, получается стоп-импульс Q17, который длиннее, чем другие единичные элементы с Q11 по Q16. Таким образом, если вместе с сигналом Е предлагается стоп-импульс Е17, длина которого равна длине других единичных элементов от Е11 до Е16, то более длинный стоп-импульс Q17 генерируется с показанным канальным блоком КЕ1. In this way a positive pulse edge of signal T3 is obtained not at time slot t8 but later at time slot t9. Since the single unit elements of signal E are transferred with the positive pulse edges of signal T3 in bistable circuit K2, stop pulse Q17 is obtained which is longer than the other unit elements Q11 to Q16. Thus, if with signal E a stop pulse E17 is offered which is as long as the other unit elements E11 to E16, then a longer stop pulse Q17 is produced with the channel unit KE1 shown. После временного интервала t9 показания счетчика устанавливаются на 0010 до временного интервала t16. Это показание счетчика сигнализируется сигналом Z13=1, в результате чего сигналу Т13 разрешается проходить к затвору G2. Во временном интервале t16 показания счетчика сбрасываются до показаний счетчика 1000 с сигналом S8=1. Это показание счетчика 1000 сигнализируется сигналом Z11=1, что приводит к тому, что сигналу Т11 разрешается проходить к логическому элементу G2. Таким образом, сдвинутый вперед положительный фронт импульса получается во временном интервале t16 с сигналом T3. Этот положительный фронт импульса запускает следующий пусковой импульс сигнала Q. Во временных интервалах t13, t15 отбираются стоповые импульсы E19 и E19', что дает стоповый импульс Q19, который короче, чем объединенные компоненты сигнала E19 и E19', но все еще длиннее. чем другие единичные элементы с Q11 по Q16. Стоп-импульс Q19 примерно такой же длины, как стоп-импульс Q17, так что два стоп-импульса Q17 и Q19 по существу одинаковой длины получаются из сокращенного стоп-импульса E17 и удлиненного стоп-импульса E19+E19'. After time slot t9, counter reading 0010 is set until time slot t16. Thiscounter reading is signalled with signal Z13=1, as a result of which signal T13 is allowed to pass through to gate G2. At time slot t16 the counter reading is reset to counter reading 1000 with signal S8=1. This counter reading 1000 is signalled with signal Z11=1, which results in signal T11 being allowed to pass through to gate G2. In this way, a forward-shifted positive pulse edge is obtained at time slot t16 with signal T3. This positive pulse edge triggers the next start pulse of signal Q. At time slots, t13, t15 stop pulses E19 and E19' are sampled, yielding stop pulse Q19, which is shorter than the combined signal components E19 and E19' but is still longer than the other unit elements Q11 to Q16. Stop pulse Q19 is approximately as long as stop pulse Q17, so that two stop pulses Q17 and Q19 of substantially the same length are obtained from a reduced stop pulse E17 and an extended stop pulse E19+E19'. Принципы изобретения описаны выше посредством описания предпочтительного варианта осуществления, сконструированного соответствующим образом. Описанный вариант осуществления следует рассматривать только как примерный, и его можно модифицировать или изменить, не выходя за рамки объема изобретения, определенного прилагаемой формулой изобретения. The principles of the invention are described hereinabove by describing a preferred embodiment constructed accordingly. The described embodiment is to be considered only as being exemplary, and it can be modified or changed without departing from the scope of the invention as defined by the appended claims.

Please, introduce the following text in the box below Correction Editorclose Original text: English Translation: Russian

Select words from original text Provide better translation for these words

Correct the proposed translation (optional) SubmitCancel