новая папка / 4006303

4006303-Desc-ru var ctx = "/emtp"; The translation is almost like a human translation. The translation is understandable and actionable, with all critical information accurately transferred. Most parts of the text are well written using a language consistent with patent literature. The translation is understandable and actionable, with most critical information accurately transferred. Some parts of the text are well written using a language consistent with patent literature. The translation is understandable and actionable to some extent, with some critical information accurately transferred. The translation is not entirely understandable and actionable, with some critical information accurately transferred, but with significant stylistic or grammatical errors. The translation is absolutely not comprehensible or little information is accurately transferred. Please first refresh the page with "CTRL-F5". (Click on the translated text to submit corrections)

Patent Translate Powered by EPO and Google

French

German

  Albanian

Bulgarian

Croatian

Czech

Danish

Dutch

Estonian

Finnish

Greek

Hungarian

Icelandic

Italian

Latvian

Lithuanian

Macedonian

Norwegian

Polish

Portuguese

Romanian

Serbian

Slovak

Slovene

Spanish

Swedish

Turkish

  Chinese

Japanese

Korean

Russian

      PDF (only translation) PDF (original and translation)

Please help us to improve the translation quality. Your opinion on this translation: Human translation

Very good

Good

Acceptable

Rather bad

Very bad

Your reason for this translation: Overall information

Patent search

Patent examination

FAQ Help Legal notice Contact УведомлениеЭтот перевод сделан компьютером. Невозможно гарантировать, что он является ясным, точным, полным, верным или отвечает конкретным целям. Важные решения, такие как относящиеся к коммерции или финансовые решения, не должны основываться на продукте машинного перевода.

ОПИСАНИЕ ИЗОБРЕТЕНИЯ US4006303A[]

ПРЕДПОСЫЛКИ СОЗДАНИЯ ИЗОБРЕТЕНИЯ BACKGROUND OF THE INVENTION Настоящее изобретение в целом относится к мониторингу искажения сигнала и, более конкретно, к искажению импульсных сигналов, представляющих кодированные группы информации. Кодированные группы импульсов в настоящее время широко используются, например, в цифровых компьютерах, обработке данных, радарах и телеграфии. Когда используются коды меток и пробелов, как в телеграфии, передаваемая информация представляется серией идеально прямоугольных импульсов. Передний и задний фронты этих импульсов представляют собой переходы от метки к пробелу или от пробела к метке. Хотя в идеале переходы бывают резкими, на практике они искажаются по разным причинам, например, из-за ионосферных отражений. The present invention relates generally to signal distortion monitoring and more particularly to the distortion of the pulse signals representing coded groups of information. Coded groups of pulses presently are widely used such as in digital computers, data processing, radar and telegraphy. When mark and space codes are employed as in telegraphy, the information transmitted is represented by a series of ideally rectangular pulses. The leading and trailing edges of these pulses are the transitions from mark to space or space to mark. Although ideally the transitions are abrupt, in practice they become distorted for various reasons such as ionospheric path reflections. До сих пор было предпринято много попыток с использованием методов объединения сигналов, измерений аналоговой временной развертки и методов отображения с помощью электронно-лучевой трубки для индикации искажения импульсов в линии. ВМС США в прошлом использовали анализатор искажений, который ищет положение переднего или заднего фронта метки или импульса пробела, чтобы определить, произошло ли это слишком рано или слишком поздно, а затем усредняет эффект по ряду импульсов. . Исторически выходной сигнал анализатора искажений не коррелировал с выходным сигналом принтера на стороне приемника системы. Упрощенное объяснение этой некорреляции заключается в том, что криптоустройство, промежуточное между приемником и принтером вывода, использует среднюю точку импульса данных в качестве основы для распознавания данных, при этом местоположение заднего или переднего фронта обычно не имеет значения. Другие методы контроля искажений имели лишь ограниченную степень точности. Heretofore many attempts have been made using signal combining techniques, analog time base measurements and cathode ray tube display techniques to give indications of the distortion of the pulses on the line. The U. S. Navy has in the past used a distortion analyzer which functions by looking for the position of the leading or trailing edge of the mark or space pulse to determine if it occurred too early or too late and then averages the effect over a number of pulses. Historically, the distortion analyzer meter output did not correlate with the printer output at the receiver end of the system. A simplistic explanation of this non-correlation is that the crypto device, intermediate the receiver and the output printer, utilizes the data pulse midpoint as a basis of data recognition whereby the trailing or leading edge location is usually an irrevelant consideration. Other distortion monitoring techniques have had only a limited degree of accuracy. СУЩНОСТЬ ИЗОБРЕТЕНИЯ SUMMARY OF THE INVENTION Целью процесса оценки и устройства, раскрытых здесь, является мониторинг и измерение качества канала. Качество канала выражается в терминах частоты ошибок по битам посредством подходящей фильтрации перехода постоянного тока. Эта фильтрация измеренных переходов постоянного тока рабочей схемы выполняется на основе измеренных значений параметра искажения постоянного тока. Общее количество отфильтрованных событий в течение временного интервала T дает оценку частоты ошибок по битам. Этот процесс описывается с точки зрения одного подканала мультиплексирования с частотным разделением каналов (FDM) с модуляцией с частотным сдвигом (FSK) и нерегенеративным пороговым (пересечением уровней) обнаружением. Этот процесс, однако, непосредственно применим к другим методам мультиплексирования и модуляциям либо с нерегенеративными, либо с некоторыми из текущих регенеративных методов обнаружения. Техника настоящего изобретения может быть реализована с синхронизацией или без нее; однако отсутствие ожидаемого времени перехода на основе синхронизированных часов приводит к менее точным оценкам частоты ошибок по битам. The purpose of the estimation process and apparatus disclosed herein is to monitor and measure channel quality. Channel quality is expressed in terms of bit error rate by means of suitable DC transition filtering. This filtering of operating circuit measured DC transitions is performed on the basis of measured values of the DC distortion parameter. The total number of filtered events within a time interval T gives the estimators of the bit error rate. The process is described in terms of a single Frequency Division Multiplex (FDM) subchannel with Frequency Shift Key (FSK) modulation and non-regenerative threshold (level-crossing) detection. The process, however, is directly applicable to other multiplexing techniques and modulations with either non-regenerative or some of the current regenerative detection methods. The technique of the present invention can be implemented with or without synchronization; however the absence of the expected transition time based on a synchronized clock results in less accurate estimates of the bit error rate. Соответственно, здесь описан метод с синхронизацией времени перехода постоянного тока. В соответствии с настоящим изобретением может быть использована любая из известных технологий синхронизации, хотя следует иметь в виду, что ошибка схемы синхронизации добавляется непосредственно к ошибке при оценке частоты ошибок по битам. Accordingly, the technique with DC transition time synchronization is described herein. Any of the known synchronization techniques may be used according to the present invention although it should be kept in mind that the synchronization circuit error adds directly to the error in estimating the bit error rate. Монитор качества по настоящему изобретению выводит в произвольной шкале число, указывающее качество канала. Поскольку настоящее изобретение более чувствительно, чем предшествующие визуальные методы, такие как просмотр ЭЛТ или вывода на принтер, и другие известные методы, использование настоящего изобретения может привести к предупреждению проблем со связью и устранению таких проблем, а также может информировать оператора. прекратить ввод данных в компьютер на принимающей стороне системы, чтобы предотвратить сбор ошибочных данных. The quality monitor of the present invention outputs on an arbitrary scale a number indicative of the channel quality. Since the present invention is more sensitive than prior visual techniques such as viewing a CRT or a printer output and other known techniques, use of the present invention can result in anticipation of communication problems and correction of such problems and, likewise, can inform the operator to discontinue an input to the computer at the receiver end of the system to prevent compiling erroneous data. Настоящее изобретение описано применительно к телеграфной связи. Параметр искажения постоянного тока выбирается для оценки количества ошибок за временной интервал. Чтобы определить параметры искажения постоянного тока, длительность каждого элемента битового сигнала делится на m подинтервалов. Числовое значение m выбирается таким, чтобы оно было наименьшим целым числом, для которого в любом подинтервале может произойти не более одного перехода. Множество наборов подинтервалов или «окон» выбирают из m подинтервалов. Подсчитывается количество переходов постоянного тока, происходящих в каждом из множества окон. Подсчеты суммируются по предварительно определенному количеству битов, а затем сравниваются с известным эталоном ошибки, чтобы определить, какое окно обеспечивает наиболее точное представление истинной битовой ошибки. Это окно впоследствии используется оператором в качестве средства оценки частоты ошибок качества сигнала. The present invention is described in terms of a telegraphic communication. A DC distortion parameter is chosen to serve as an estimator of the number of errors in a time interval. In order to define the DC distortion parameters, each bit signal element duration is divided into m subintervals. The numerical value of m is chosen to be the smallest integer for which no more than one transition can occur in any subinterval. A plurality of sets of subintervals or "windows" are chosen from the m subintervals. The number of DC transitions occuring within each of the plurality of windows is counted. The counts are summed over a predetermined number of bits and then compared against a known error reference to determine which window provides the most accurate representation of the true bit error. This window is subsequently used by the operator as the error rate estimator of signal quality. ПОЛОЖЕНИЕ ЗАДАЧ ИЗОБРЕТЕНИЯ STATEMENT OF THE OBJECTS OF THE INVENTION Основная цель настоящего изобретения состоит в том, чтобы раскрыть монитор канала переходного искажения, который является более чувствительным и более надежным, чем предшествующие устройства, тем самым обеспечивая более эффективный и содержательный контроль качества канала. It is the primary object of the present invention to disclose a transition distortion channel monitor that is more sensitive and more reliable than previous devices thereby permitting more efficient and meaningful channel quality monitoring. Другие цели, преимущества и новые признаки изобретения станут очевидными из следующего подробного описания изобретения при рассмотрении его вместе с прилагаемыми чертежами. Other objects, advantages and novel features of the invention will become apparent from the following detailed description of the invention when considered in conjunction with the accompanying drawings. КРАТКОЕ ОПИСАНИЕ РИСУНКОВ BRIEF DESCRIPTION OF THE DRAWINGS ИНЖИР. 1 является иллюстрацией примерного двухуровневого сигнала постоянного тока метки и пробела без искажения постоянного тока и дополнительно иллюстрирует m подинтервалов, на которые делится каждый бит. FIG. 1 is an illustration of an exemplary two level mark and space DC signal without DC distortion and further illustrating the m subintervals into which each bit is divided. ИНЖИР. 2 представляет собой схему предпочтительного варианта осуществления настоящего изобретения. FIG. 2 is a schematic diagram of the preferred implementation of the present invention. ИНЖИР. 3 представляет собой схематическое изображение синхронизатора перехода по фиг. 2. FIG. 3 is a schematic diagram of the transition synchronizer of FIG. 2. ИНЖИР. 4 представляет собой временную диаграмму выходов, показанных на фиг. 2. FIG. 4 is a timing diagram of the outputs indicated in FIG. 2. ОПИСАНИЕ ПРЕДПОЧТИТЕЛЬНОГО ВАРИАНТА ВОПЛОЩЕНИЯ DESCRIPTION OF THE PREFERRED EMBODIMENT Чтобы облегчить понимание настоящего изобретения, алгоритм, на котором основано настоящее изобретение, будет описан вместе с примерной формой волны, показанной на фиг. 1. Двухуровневый сигнал постоянного тока с отметкой и пробелом без искажения постоянного тока всегда будет иметь переходы в моменты времени ti, ti + 1, ti + 2, ti + 3, ti + 4 и т. д., при условии, что информационный сигнал имеет переход. Это показано на фиг. 1 для примерной скорости передачи сигналов 75 бит в секунду. Моменты времени ti, ti + 1, ti + 2 и т. д. получаются из тактового генератора, который синхронизируется с принятым сигналом на выходе преобразователя постоянного тока модема FSK перед регенерацией сигнала. Длительность каждого битового элемента сигнала делится на m подинтервалов. Как указано выше, числовое значение m выбирается как наименьшее целое число, для которого не более одного перехода может произойти в любом подинтервале. Например, m = 24 на иллюстрации фиг. 1. Здесь видно, что бит Q разделен на 24 подинтервала, как и биты R, S, T и каждый из последующих битов, используемых в процессе суммирования, описанном ниже. In order to facilitate an understanding of the present invention, the algorithm upon which the present invention is based will be described in conjunction with the exemplary waveform illustrated in FIG. 1. The two level mark and space DC signal without DC distortion will always have transitions at times ti, ti + 1, ti + 2, ti + 3, ti + 4, etc., assuming the information signal has a transition. This is illustrated in FIG. 1 for an exemplary 75 bit per second signalling rate. The times ti, ti + 1, ti + 2, etc., are obtained from a clock which is synchronized to the received signal at the FSK modem converter DC output before signal regeneration. Each bit signal element duration is divided into m subintervals. As stated above the numerical value of m is chosen to be the smallest integer for which no more than one transition can occur in any subinterval. As an example, m = 24 in the illustration of FIG. 1. It is seen therein that bit Q is divided into 24 subintervals as would be bits R, S, T and each of the subsequent bits used in the summation process described below. Поскольку информационный сигнал является случайным, для представления искаженного информационного сигнала на постоянном уровне может использоваться дискретный параметр, случайный процесс с дискретным состоянием. Пусть x (i, m) — случайная величина этого процесса. Кроме того, x (i, m) определяется здесь как нуль для m-го подинтервала t-го бита в информационной последовательности, если и только если в течение этого времени не произошло никакого перехода. Тогда x (i, m) равно единице всякий раз, когда переход происходит в m@th подынтервале i@th бита. В соответствии с настоящим изобретением не делается различий между двумя типами переходов, т. е. между меткой и пробелом и пробелом в метке. Полученный сигнал преобразуется в последовательность x (i, m) с x (i, m) = 0, 1 для любых i, m и m = 1, 2, . . . , 24. Since the information signal is random, a discrete parameter, discrete state random process may be used to represent the distorted information signal at the DC level. Let x (i, m) be the random variable of this process. Further, x (i, m) is defined herein to be zero for the m@th subinterval of the t@th bit in the information sequence, if and only if no transition has occurred during that time. Then x (i, m) is unity whenever a transition does occur in the m@th subinterval of the i@th bit. According to the present invention, no distinction is made between the two types of transitions, i.e., mark-to-space and space-to-mark. The received signal is translated to the x (i, m) sequence with x (i, m) = 0, 1 for any i, m and m = 1, 2, . . . , 24. Согласно способу настоящего изобретения, как показано на чертежах, на x (i, m) определен набор из 10 интервалов или окон искажения постоянного тока, обозначенных как Dj, j = 1, 2, . . . , 10. Однако следует понимать, что можно использовать и другое количество окон. Эти окна показаны на фиг. 1 и перечислены в Таблице I ниже с точки зрения m интервалов i@го бита, которые включены и не включены в Dj. tb> Битовые подинтервалы mИскажение не включеныИнтервал включены в Dj в Dj____________________________________________________________________________D1 m = от 1 до 2 и от 23 до 24 m = от 3 до 22D2 m = от 1 до 3 и от 22 до 24 m = от 4 до 21D3 m = от 1 до 4 и от 21 до 24 m = от 5 до 20D4 m = 1 до 5 и 20 до 24 m = от 6 до 19D5 m = от 1 до 6 и 19 до 24 m = от 7 до 18D6 m = от 1 до 7 и от 18 до 24<tb > m = от 8 до 17D7 m = от 1 до 8 и от 17 до 24 m = от 9 до 16D8 m = от 1 до 9 и от 16 до 24 m = от 10 до 15<tb >D9 m = от 1 до 10 и от 15 до 24 m = от 11 до 14 D 10 m = от 1 до 11 и от 14 до 24 m = от 12 до 13__________________________________________________________________________ According to the technique of the present invention as illustrated in the drawings, there is defined on x (i, m) a set of 10 DC distortion intervals or windows designated as Dj, j = 1, 2, . . . , 10. It is to be understood, however, that other numbers of windows could be used. These windows are illustrated in FIG. 1 and are listed in Table I below in terms of the m intervals of the i@th bit which are and are not included in Dj. TABLE I__________________________________________________________________________DC Transition Bit Subintervals m Bit Subintervals mDistortion not IncludedInterval Included in Dj in Dj__________________________________________________________________________D1 m = 1 to 2 and 23 to 24 m = 3 to 22D2 m = 1 to 3 and 22 to 24 m = 4 to 21D3 m = 1 to 4 and 21 to 24 m = 5 to 20D4 m = 1 to 5 and 20 to 24 m = 6 to 19D5 m = 1 to 6 and 19 to 24 m = 7 to 18D6 m = 1 to 7 and 18 to 24 m = 8 to 17D7 m = 1 to 8 and 17 to 24 m = 9 to 16D8 m = 1 to 9 and 16 to 24 m = 10 to 15D9 m = 1 to 10 and 15 to 24 m = 11 to 14 D 10 m = 1 to 11 and 14 to 24 m = 12 to 13__________________________________________________________________________ Принимая во внимание последовательность из L последовательных информационных битов, параметры N (Dj) средства оценки частоты ошибок по битам определяются следующими суммами x (i, m). Тогда N (Dj) является общим числом переходов постоянного тока любого типа, которые произошли в подинтервалах Dj L битов, т. е. ##EQU1##, из которого следует, что ##EQU2## Например, два параметра N (Dj), которые представляют особый интерес, представляют собой N (D6) и N (D9). ##EQU3## Considering a sequence of L consecutive information bits, the bit error rate estimator parameters N (Dj) are defined by the following x (i, m) summations. N (Dj) is then the total number of DC transitions of either type which occurred in the Dj subintervals of the L bits, i.e., ##EQU1## from which it follows that ##EQU2## For example, two of the parameters N (Dj) which are of particular interest are N (D6) and N (D9). ##EQU3## Подинтервалы m = 1,2 и m = 23, 24 были исключены, поскольку они включают в себя наибольшее количество правильных переходов и, следовательно, наименьшее количество связанных с битовыми ошибками. The subintervals m = 1,2 and m = 23, 24 have been excluded because they involve the largest number of transitions which are correct and consequently the smallest number that are associated with bit errors. Ряд последовательностей x (i, m) частотного разнесения измеряли в соответствии с настоящим изобретением. Значение L, т. е. количество информационных битов, по которым вычисляется сумма, в данном примере составляло 9000 битов, что соответствует 2 минутам передачи FSK со скоростью 75 битов в секунду. Здесь отмечается, что увеличение числа битов L, используемых в оценке, повысит точность оценок, а уменьшение числа L сократит время измерения, но за счет снижения точности в оценки. Каждая последовательность из L бит обозначалась как запись. Некоторый пример результатов для N (Dj), j = 1, 2, . . . , 10 проиллюстрированы в Таблице II ниже. Символ Ne обозначает количество битовых ошибок, независимо зарегистрированных для той же L битовой последовательности, из которой было измерено x (i, m). Пять примеров в Таблице II ниже находятся в диапазоне от Ne = 0 до Ne = 550. Отмечается, что наиболее точная и, следовательно, наиболее значимая оценка содержится в общем количестве от N (D6) до N (D10). A number of frequency diversity x (i, m) sequences were measured in accordance with the present invention. The value of L, i.e., the number of information bits over which the summation is computed, was 9,000 bits in the present example which corresponds to 2 minutes of FSK transmission at 75 bits per second. It is noted at this point that an increase in the number of bits L used in the estimate would increase the accuracy of the estimates and that a decrease in the number L would shorten the measurement time, but at the expense of a reduction of accuracy in the estimates. Each sequence of L bits was designated as a record. Some example of the results for N (Dj), j = 1, 2, . . . , 10 are illustrated in Table II below. The symbol Ne denotes the number of bit errors independently recorded for the same L bit sequence from which x (i, m) was measured. The five examples in Table II below range from Ne = 0 to Ne = 550. It is noted that the most accurate and, therefore the most significant estimate appears to be contained in the N (D6) to N (D10) totals. См. Таблицу II на следующей странице. ТАБЛИЦА II____________________________________________________________________________Запись 1 Запись 2 Запись 3 Запись 4 Запись 5Ne = 3 Ne = 4<tb > Ne = 0 Ne = 382 Ne = 550____________________________________________________________________________N (D1) 826 975 733 2378 2514N (D2) 63 232 22 1604 1746 N (D3) 15 81 1 1099 1270N (D4) 6 32 0 786 990N (D5) 4 20 0 577 787N ( D6) 4 13 0 434 591С (D7) 4 7 0 320 473С (D8) 4 4 0 231 351С (D9) 2 2 0 145 211N (D10) 2 1 0 64 105__________________________________________________________________________ See Table II on the following page. TABLE II__________________________________________________________________________Record 1 Record 2 Record 3 Record 4 Record 5Ne = 3 Ne = 4 Ne = 0 Ne = 382 Ne = 550__________________________________________________________________________N (D1) 826 975 733 2378 2514N (D2) 63 232 22 1604 1746N (D3) 15 81 1 1099 1270N (D4) 6 32 0 786 990N (D5) 4 20 0 577 787N (D6) 4 13 0 434 591N (D7) 4 7 0 320 473N (D8) 4 4 0 231 351N (D9) 2 2 0 145 211N (D10) 2 1 0 64 105__________________________________________________________________________ Как видно из таблицы II, к оценке Ne, фактической частоты ошибок по битам, подходят с точки зрения верхней и нижней границ, например, верхняя граница может быть установлена через N (D6), а нижняя граница может быть установлена по Н (D9). As is evident from Table II an estimation of Ne, the actual bit error rate, is approached from the point of view of upper and lower bounds, e.g., an upper bound may be established by N (D6) and a lower bound may be established by N (D9). Устройство для реализации вышеописанного алгоритма показано на блок-схеме на фиг. 2, устройство проиллюстрировано только с оценщиками N (D6) и N (D9), при этом следует понимать, что подобная сеть может быть предоставлена, если необходимо, для каждого из других оценщиков от N (D1) до N (D5), N (D7), Н (D8) и Н (D10). An apparatus for implementation of the above described algorithm is illustrated in the block diagram of FIG. 2, the device being illustrated with estimators N (D6) and N (D9) only, it being understood that a similar network could be provided, if desired, for each of the other estimators N (D1) through N (D5), N (D7), N (D8) and N (D10). Проиллюстрированная здесь система связи содержит преобразователь 10 подканала модема с частотной манипуляцией, который передает двоичные данные на терминальное устройство 12 связи. На оконечном устройстве 12 конца линии связи расположена мостовая схема 14. Один выход мостовой схемы 14 подается на оконечное устройство 12 связи, а другой мостовой выход мостовой схемы подается на детектор 16 перехода и синхронизатор 18 перехода, как показано. Временная последовательность, показанная на фиг. 4 дает пример передачи данных между преобразователем 10 подканалов и оконечным устройством 12. Сигнал данных, показанный на фиг. 4, как форма сигнала A, имеет два уровня, обозначенных как метка (M) и пробел (S). Два типа переходов, которые возникают в сигнале данных, — это переход от пробела к метке (S/M) и от метки к пробелу (M/S). Временной интервал от ti до ti + 1 соответствует длительности метки или пробела при условии, что поддерживается идеальная синхронизация и не возникают ошибки перехода. The communication system illustrated herein comprises a frequency shift keyed modem subchannel converter 10 which transmits binary data to a communication terminal device 12. At the terminal device 12 end of the communication link is located bridge circuit 14. One output of the bridge circuit 14 is applied to the communication terminal device 12 and the other bridged output of the bridge circuit is applied to the transition detector 16 and the transition synchronizer 18 as illustrated. The timing sequence illustrated in FIG. 4 gives an example of a data communication between the subchannel converter 10 and the terminal device 12. The data signal, illustrated in FIG. 4 as waveform A, has two levels, designated as mark (M) and space (S). The two types of transitions which occur in the data signal are space-to-mark (S/M) and mark-to-space (M/S). The timing interval from ti to ti + 1 corresponds to the time duration of a mark or space, under the conditions that perfect synchronization is maintained and that no transition errors occur. Детектор 16 перехода содержит два моностабильных мультивибратора 20 и 22, обозначенные как одновибратор M/S и одновибратор S/M соответственно. Мультивибратор 20 реагирует только на переходы от метки к промежутку и генерирует короткий выходной импульс каждый раз, когда происходит переход от метки к промежутку. Длительность импульса составляет T1, где T1 намного меньше, чем (ti + 1 - ti)/m, а m = 24 в этом примере. ИНЖИР. 1 и 4 показано подразделение интервалов от ti до ti + 1, от ti + 1 до ti + 2 и т. д. на m = 24 подинтервала. Выходной сигнал одновибратора M/S 20 проиллюстрирован как форма сигнала B на фиг. 4. Выходной импульс показан на фиг. 4 для формы сигнала B в соответствии с каждым переходом формы сигнала A от метки к пробелу. Точно так же одновибратор S/M 22 реагирует только на переходы от пробела к метке и генерирует короткий выходной импульс каждый раз, когда происходит переход от пробела к метке. происходит переход к отметке. Длительность импульса T1 такая же, как у однократного 20-кратного выходного импульса. Выходной сигнал однократного импульса 22 обозначен как сигнал C на фиг. 2 и проиллюстрировано на фиг. 4. The transition detector 16 comprises two monostable multivibrators 20 and 22 designated as the M/S one-shot and the S/M one-shot, respectively. Multivibrator 20 responds only to the mark-to-space transitions and generates a short pulse output each time that a mark-to-space transition occurs. The pulse duration is T1 where T1 is very much less than (ti + 1 - ti)/m and m = 24 in this example. FIG. 1 and 4 show the subdivision of the ti to ti + 1, ti + 1 to ti + 2, etc., intervals into m = 24 subintervals. The output of the M/S one-shot 20 is illustrated as waveform B in FIG. 4. An output pulse is illustrated in FIG. 4 for waveform B in correspondence with each mark-to-space transition of waveform A. Similarly, the S/M one-shot multivibrator 22 responds only to space-to-mark transitions and generates a short pulse output each time that a space-to-mark transition occurs. The pulse duration T1 is the same as the one-shot 20 output pulse. The output of the one-shot 22 is designated as waveform C in FIG. 2 and is illustrated in FIG. 4. Выходной импульс показан на фиг. 4 для сигнала C в соответствии с каждым переходом от пробела к метке сигнала A. Объединенный выходной сигнал двух однократных импульсов 20 и 22 получается на выходе детектора перехода 16 и обозначен D и показан на фиг. 4 как комбинация сигналов B и C. An output pulse is shown in FIG. 4 for waveform C in correspondence with each space-to-mark transition of waveform A. The combined output of the two one-shots 20 and 22 is obtained at the output of transition detector 16 and is designated D and is illustrated in FIG. 4 as the combination of waveforms B and C. Синхронизатор 18 перехода обеспечивает выходной импульс в конце каждого периода информационного бита и может быть реализован различными способами, один из которых проиллюстрирован на фиг. 3 и далее описано в «Техниках фазовой синхронизации» Флойда Гарднера, 1966, стр. 117-119. Сигнал данных А от мостовой схемы 14 подается на схему дифференциатора 24, которая отмечает моменты времени, когда происходят переходы постоянного тока. Двухполупериодный выпрямитель 26 затем генерирует полусинусоидальный импульс той же полярности для каждого перехода M/S и S/M. Выпрямленный сигнал содержит дискретную частотную составляющую на частоте переходов. Выпрямленный выходной сигнал подается на контур 28 фазовой автоподстройки частоты, содержащий фазовый детектор 30, фильтр 32 контура фазовой автоподстройки частоты и генератор 34, управляемый напряжением. Генератор 34, управляемый напряжением, генерирует требуемый тактовый сигнал, обозначенный буквой E на фиг. 2, 3 и 4. ИНЖИР. 4 показан выходной сигнал Е тактового сигнала, когда поддерживается почти идеальная синхронизация. Контур 28 фазовой автоподстройки частоты также может быть реализован с помощью одной из нескольких схем слежения за ранним/поздним затвором или более совершенных контуров фазовой автоподстройки частоты, таких как двухфазный контур фазовой автоподстройки частоты с внутренним и внешним контуром фазовой автоподстройки частоты. The transition synchronizer 18 provides an output pulse at the end of each information bit period and can be implemented in a variety of manners, one of which is illustrated in FIG. 3 and is described further in Phase Lock Techniques, by Floyd Gardner, 1966, pp. 117-119. The data signal A from the bridge circuit 14 is applied to differentiator circuit 24 which marks the times at which DC transitions occur. The full wave rectifier 26 then generates a half-sine wave pulse of the same polarity for each M/S and S/M transition. The rectified signal contains a discrete frequency component at the frequency of the transitions. The rectified output is applied to a phase locked loop 28 comprising a phase detector 30, phase locked loop filter 32 and voltage controlled oscillator 34. The voltage controlled oscillator 34 generates the desired clock signal which is designated as E in FIGS. 2, 3 and 4. FIG. 4 illustrates the clock output E when near perfect synchronization is maintained. The phase locked loop 28 may also be implemented by one of a number of early-late gate tracking circuits or by more advanced phase locked loops such as a double phased locked loop with an inner and an outer phase locked loop. Тактовый сигнал Е перехода применяется к схеме задержки 36, а также к схеме задержки 38. Схема 36 задержки выдает импульс после задержки, равной T2, где T2 равно 8(t1+1-ti)/m, а m=24 в этом примере. Другими словами, тактовый импульс перехода задерживается на восемь подинтервалов схемой задержки 36. Это показано на фиг. 1, а также фиг. 4, где видно, что окно оценки N (D6 ) начинается на восьмом подинтервале после наступления момента времени ti. Точно так же тактовый импульс перехода задерживается на одиннадцать подинтервалов схемой задержки 38. Выходной импульс схемы задержки 36 запускает N (D6) одновибратор 40, который генерирует импульс длительностью Т4, а затем выключается. Эта длительность T4 импульса соответствует ширине окна в 10 субинтервалов, показанной для D6 на фиг. 1, а также показана как форма волны F с шириной 10 подинтервалов на фиг. 4. Таким образом, форма сигнала F представляет собой однократный выходной сигнал 40. Аналогично, выходной импульс схемы 38 задержки запускает N (D9) одиночный импульс 42, который генерирует импульс длительностью T5, обозначенный формой G на фиг. 4 и проиллюстрировано как окно D9 средства оценки на фиг. 1. The transition clock E is applied to the delay circuit 36 and also the delay circuit 38. The delay circuit 36 outputs a pulse after a delay equal to T2 where T2 is 8(t1 + 1 - ti)/m and m = 24 in this example. In other words, the transition clock pulse is delayed for eight subintervals by the delay circuit 36. This is illustrated in FIG. 1 and also FIG. 4 where it is seen that the N (D6 ) estimating window begins at the eighth subinterval after the occurrence of time ti. Similarly, the transition clock pulse is delayed by eleven subintervals by the delay circuit 38. The delay circuit 36 output pulse triggers the N (D6) one-shot multivibrator 40 which generates a pulse of duration T4 and then turns off. This pulse duration T4 corresponds to the 10 subinterval window width illustrated for D6 in FIG. 1 and also illustrated as the 10 subinterval width waveform F in FIG. 4. Waveform F thus represents the one-shot 40 output. Similarly, the delay circuit 38 output pulse triggers the N (D9) one-shot 42 which generates a pulse of duration T5 indicated as waveform G in FIG. 4 and illustrated as the estimator window D9 in FIG. 1. Продолжительность Т5 равна четырем субинтервалам. The duration of T5 is equal to four subintervals. Выходной сигнал D детектора 16 перехода подается на множество логических элементов И, один из которых предусмотрен для каждой используемой схемы оценки, два на данном рисунке. Снова ссылаясь на фиг. 2, вентили И 44 и 46 получают свои другие входы соответственно от однократного 40 и однократного 42. На выходе H логического элемента И 44 импульсы N (D6) счетчика 48, а на выходе I логического элемента И 46 импульсы N (D9) счетчика 50. Выходные данные счетчиков 48 и 50 впоследствии отображаются на устройствах отображения 52 и 54, которые могут включать, например, электромеханические, оптические или полупроводниковые числовые дисплеи, такие как светодиоды, сигнальные лампы или индикаторы, или компьютер, миникомпьютер или микрокомпьютер. выходные данные принтера, или ЭЛТ-дисплеи, или их комбинации. The output D of the transition detector 16 is inputted to a plurality of AND gates, one being provided for each estimator circuit utilized, two in the present illustration. Referring again in FIG. 2, AND gates 44 and 46 receive their other inputs, respectively, from one-shot 40 and one-shot 42. The output H of AND gate 44 pulses N (D6) counter 48 and the output I of AND gate 46 pulses N (D9) counter 50. The outputs of counters 48 and 50 are subsequently displayed on display devices 52 and 54 which may comprise, for example, electromechanical, optical, or semiconductor numerical displays, such as light emitting diodes, or warning lights or indicators, or computer, minicomputer or microcomputer printer output displays, or CRT displays, or combinations of the above. Во время работы логические элементы И 44 и 46 обеспечивают высокие выходные сигналы постоянного тока при одновременном появлении высоких уровней постоянного тока или логических единиц на их входах. Логический элемент И 44, таким образом, выдает высокий уровень, когда он получает одновременные высокие уровни или логические единицы от детектора перехода 16 и однократного импульса 40, таким образом внося счет единицы в оценку верхней границы. Точно так же логический элемент И 46 будет выводить высокий уровень, когда он одновременно получает высокие уровни от детектора перехода 16 и однократного импульса 42, таким образом, внося счет единицы в оценку нижней границы. Эта операция проиллюстрирована на фиг. 4, где видно, что одновременные 1 на сигналах D и F приводят к высоким значениям постоянного тока или логическим единицам на сигнале H, представляющим оценку верхней границы. Точно так же одновременные максимумы на сигналах D и G приводят к высокому постоянному току на сигнале I, представляющему оценку нижней границы. Также можно заметить, что в данном примере сигнал I имеет только один высокий постоянный ток, тогда как сигнал H имеет четыре. Это связано с тем, что средство оценки нижней границы, состоящее из задержки 38, однократного срабатывания 42, логического элемента И 46, счетчика 50 и дисплея 54, использует гораздо более узкое окно восприятия, чем средство оценки верхней границы, состоящее из задержки 36, однократного срабатывания. 40, вентиль И 44, счетчик 48 и дисплей 52. In operation, AND gates 44 and 46 will provide DC high outputs upon the simultaneous occurrence of DC highs or logic 1's at their inputs. AND gate 44 will thus output a high when it receives simultaneous highs or logic 1's from transition detector 16 and one-shot 40 thus contributing a count of one to the upper bound estimate. Similarly, AND gate 46 will output a high when it simultaneously receives highs from transition detector 16 and one-shot 42 thus contributing a count of one to the lower bound estimate. This operation is illustrated in FIG. 4 wherein it is seen that simultaneous 1's on waveforms D and F result in DC highs or logic 1's on waveform H representing the upper bound estimate. Similarly, simultaneous highs on waveforms D and G result in a DC high on waveform I representing the lower bound estimate. It also can be observed that waveform I has only one DC high in the present example whereas waveform H has four. This is due to the fact that the lower bound estimator comprised of delay 38, one-shot 42, AND gate 46, counter 50 and display 54 utilizes a much narrower sensing window than does the upper bound estimator comprised of delay 36, one-shot 40, AND gate 44, counter 48 and display 52. В соответствии с настоящим изобретением каждая схема оценки состоит из схемы задержки, такой как схема задержки 36 или 38, используемая для установления начального времени для окна оценки. Например, оценщик D1 задержит тактовый сигнал перехода E на три подинтервала, а оценщик D7 задержит тактовый сигнал перехода на девять подинтервалов. Каждая схема оценки также должна включать в себя схему, такую как однократная 40 или 42, для установки ширины окна восприятия. Например, однократная оценка D1 будет оставаться включенной в течение 20 подинтервалов, а однократная оценка D7 будет оставаться включенной в течение восьми подинтервалов, как видно из фиг. 1. Каждая схема оценщика дополнительно содержит логический элемент совпадения, такой как логические элементы И 44 и 46, и счетчик, такой как 48 или 50, для вывода отсчета каждый раз, когда переход постоянного тока происходит в пределах временного окна схемы оценочной схемы. Очевидно, что может быть предусмотрено столько схем оценки, сколько желательно или практично. Чтобы определить наиболее точную схему блока оценки и/или наиболее точную пару (верхняя и нижняя граница) схем блока оценки, по каналу связи может передаваться сигнал, имеющий известное число переходов информационных битов постоянного тока. According to the present invention, each estimator circuit is comprised of a delay circuit such as delay 36 or 38 utilized for establishing the starting time for the estimation window. For example, a D1 estimator would delay the transition clock E by three subintervals and a D7 estimator would delay the transition clock by nine subintervals. Each estimator circuit would also include a circuit such as one-shot 40 or 42 for setting the width of the sensing window. For example, a D1 estimator one-shot would remain on for 20 subintervals and a D7 estimator one-shot would remain on for eight subintervals as is evident from FIG. 1. Each estimator circuit further comprises a coincidence gate such as AND gates 44 and 46 and a counter such as 48 or 50 for outputting a count each time a DC transition occurs within the estimator circuit time window. Obviously, as many estimator circuits as is desired or practical could be provided. In order to determine the most accurate estimator circuit and/or the most accurate pair (upper and lower bound) of estimator circuits, a signal having a known number of DC information bit transitions could be transmitted over the communication channel. Счетчик может быть непосредственно подключен к детектору 16 перехода для определения общего количества переходов постоянного тока, посредством чего с помощью простой арифметики может быть рассчитано количество переходов с ошибкой постоянного тока. Затем эта цифра будет сравниваться с выходными данными каждой из схем оценки, чтобы впоследствии определить, какая схема или схемы являются наиболее точными оценщиками. A counter could be directly connected to the transition detector 16 to determine the total number of DC transitions whereby, by simple arithmetic, the number of DC error transitions could be calculated. This figure would then be compared with the outputs of each of the estimator circuits to subsequently determine which circuit or circuits is the most accurate estimator. Очевидно, что в свете вышеизложенного возможны многие модификации и вариации настоящего изобретения. Следовательно, следует понимать, что в рамках объема прилагаемой формулы изобретения изобретение может быть реализовано иначе, чем конкретно описано. Obviously many modifications and variations of the present invention are possible in the light of the above teachings. It is therefore to be understood that within the scope of the appended claims the invention may be practiced otherwise than as specifically described.

Please, introduce the following text in the box below Correction Editorclose Original text: English Translation: Russian

Select words from original text Provide better translation for these words

Correct the proposed translation (optional)