новая папка / 4006400

4006400-Desc-ru var ctx = "/emtp"; The translation is almost like a human translation. The translation is understandable and actionable, with all critical information accurately transferred. Most parts of the text are well written using a language consistent with patent literature. The translation is understandable and actionable, with most critical information accurately transferred. Some parts of the text are well written using a language consistent with patent literature. The translation is understandable and actionable to some extent, with some critical information accurately transferred. The translation is not entirely understandable and actionable, with some critical information accurately transferred, but with significant stylistic or grammatical errors. The translation is absolutely not comprehensible or little information is accurately transferred. Please first refresh the page with "CTRL-F5". (Click on the translated text to submit corrections)

Patent Translate Powered by EPO and Google

French

German

  Albanian

Bulgarian

Croatian

Czech

Danish

Dutch

Estonian

Finnish

Greek

Hungarian

Icelandic

Italian

Latvian

Lithuanian

Macedonian

Norwegian

Polish

Portuguese

Romanian

Serbian

Slovak

Slovene

Spanish

Swedish

Turkish

  Chinese

Japanese

Korean

Russian

      PDF (only translation) PDF (original and translation)

Please help us to improve the translation quality. Your opinion on this translation: Human translation

Very good

Good

Acceptable

Rather bad

Very bad

Your reason for this translation: Overall information

Patent search

Patent examination

FAQ Help Legal notice Contact УведомлениеЭтот перевод сделан компьютером. Невозможно гарантировать, что он является ясным, точным, полным, верным или отвечает конкретным целям. Важные решения, такие как относящиеся к коммерции или финансовые решения, не должны основываться на продукте машинного перевода.

ОПИСАНИЕ ИЗОБРЕТЕНИЯ US4006400A[]

ПРЕДПОСЫЛКИ СОЗДАНИЯ ИЗОБРЕТЕНИЯ BACKGROUND OF THE INVENTION 1.

Область изобретения Field of the Invention Настоящее изобретение в целом относится к контролируемому регулированию электрического потенциала. This invention relates generally to the controlled regulation of an electric potential. В частности, это изобретение относится к управлению электрическим потенциалом при относительно низких уровнях напряжения. In particular, this invention relates to the control of an electric potential at relatively low voltage levels. 2.

Описание предшествующего уровня техники Description of the Prior Art До сих пор было известно регулирование критических условий электрического сигнала в различных электронных устройствах. It has heretofore been known to regulate critical electrical signal conditions within various electronic apparatus. Такая регулировка сигнала обычно требовалась для соблюдения строгих условий электронной среды, в которой обнаруживается состояние электрического сигнала. Требования, предъявляемые к управлению сигналом, становятся особенно сложными в среде с относительно низким напряжением. Ситуация еще больше усугубляется, когда состояние сигнала, которым нужно управлять, значительно меняется в среде с низким напряжением. В той мере, в какой системы управления сигналами могут быть спроектированы для работы в такой среде, они обычно требуют обширной схемы, включающей значительное количество схемных элементов. Such signal regulation has usually been required to meet the stringent conditions of the electronic environment in which the electrical signal condition is found. The demands which are placed upon controlling a signal become particularly difficult in a relatively low voltage environment. Matters are even further compounded when the signal condition to be controlled varies considerably in the low voltage environment. To the extent that signal control systems can be designed for operation in such an environment, the same usually require extensive circuitry comprising a considerable number of circuit elements. ОБЪЕКТЫ ИЗОБРЕТЕНИЯ OBJECTS OF THE INVENTION Соответственно, общей задачей настоящего изобретения является создание усовершенствованной системы регулирования сигнала. Accordingly, it is a general object of this invention to provide an improved signal regulating system. Конкретной целью настоящего изобретения является создание электронной системы регулирования сигналов, которая работает при относительно низких напряжениях, чтобы регулировать электрический потенциал в особо сложных условиях. A particular object of this invention is to provide an electronic signal regulating system which operates at relatively low voltages so as to regulate an electrical potential in a particularly demanding environment. Еще одной целью настоящего изобретения является создание системы регулирования электрического потенциала, включающей упрощенную схему схемы с относительно небольшим количеством электронных устройств. Still another object of this invention is to provide an electrical potential regulating system comprising a simplified circuit configuration with a relatively small amount of electronic apparatus. СУЩНОСТЬ ИЗОБРЕТЕНИЯ SUMMARY OF THE INVENTION Вышеупомянутые цели достигаются в соответствии с настоящим изобретением путем создания эталонного регулятора напряжения, который регулирует относительно низкое напряжение таким образом, чтобы противодействовать относительно высоким флуктуациям тока, возникающим из-за окружающей среды, в которой должно регулироваться низкое напряжение. Регулятор опорного напряжения содержит усилитель напряжения, работающий в замкнутом контуре в сочетании с выходной цепью тока с низким импедансом. Усилитель напряжения состоит из двух дифференциальных каскадов для усиления по напряжению, а выходная цепь состоит из двухтранзисторного выходного каскада для усиления по току. Регулятор опорного напряжения дополнительно содержит схему, непосредственно связанную с выходной схемой, для опорного напряжения, которым необходимо управлять. The above objects are achieved according to the present invention by providing a reference voltage regulator which controls a relatively low voltage in such a manner so as to counteract relatively high current fluctuations resulting from the environment in which the low voltage is to be regulated in. The reference voltage regulator comprises a voltage amplifier operating in closed loop conjunction with a low-impedance current output circuit. The voltage amplifier consists of two differential stages of voltage gain whereas the output circuit comprises a two-transistor output stage for current gain. The reference voltage regulator further comprises circuitry immediate to the output circuit for referencing the voltage which is to be controlled. КРАТКОЕ ОПИСАНИЕ РИСУНКОВ BRIEF DESCRIPTION OF THE DRAWINGS Для лучшего понимания настоящего изобретения следует обратиться к прилагаемым чертежам, на которых: For a better understanding of the present invention, reference should be made to the accompanying drawings wherein: ИНЖИР. 1 схематически изображен регулятор опорного напряжения в форме блок-схемы. FIG. 1 schematically depicts the voltage reference regulator in block diagram form. ИНЖИР. 2 подробно показаны электронные элементы блок-схемы стабилизатора опорного напряжения по фиг. 1. FIG. 2 illustrates the detailed electronic elements of the block diagrammed voltage reference regulator of FIG. 1. ОПИСАНИЕ ПРЕДПОЧТИТЕЛЬНОГО ВАРИАНТА ВОПЛОЩЕНИЯ DESCRIPTION OF THE PREFERRED EMBODIMENT Ссылаясь на фиг. 1 регулятор 10 опорного напряжения, обозначенный пунктирным контуром 10, регулирует опорное напряжение VR, появляющееся во внешней цепи 11 на клемме 12. Опорное напряжение VR регулируется таким образом, чтобы оставаться равным напряжению VI, подаваемому на вход регулятора опорного напряжения. Регулируемое таким образом напряжение VR соотносится с землей в регуляторе опорного напряжения опорным резистором 14. Конденсатор 16, подключенный параллельно опорному резистору 14, компенсирует любые высокочастотные переходные процессы, которые могут возникнуть во внешней цепи 11, тем самым влияя на напряжение VR на опорном резисторе 14. Referring to FIG. 1, a voltage reference regulator 10 denoted by the dotted outline form 10 regulates a reference voltage VR appearing in an external circuit 11 at a terminal 12. The reference voltage VR is so regulated so as to remain equal to the voltage VI applied to the input of the voltage reference regulator. The so-regulated voltage, VR, is referenced to ground within the voltage reference regulator by a reference resistor 14. A capacitor 16 in parallel with the reference resistor 14 compensates for any high frequency transient effects which might occur in the external circuit 11 thereby affecting the voltage VR across the reference resistor 14. Обратимся теперь к внешней цепи 11. Опорное напряжение VR представляет собой относительно более высокое напряжение по отношению к нагрузке 18, подключенной к выходному выводу 20, имеющему относительно более низкое напряжение VE. Следует отметить, что VR и VE являются отрицательными потенциалами по отношению к земле, причем VE является более отрицательным. Кроме того, следует отметить, что нагрузка 20 может содержать значительное количество электронных устройств, включая любое количество небольших интегральных схем. Такая нагрузка должна работать в заранее определенной среде с низким напряжением, равным VR-VE. В этом отношении становится чрезвычайно важным, чтобы конкретная среда напряжения относительно нагрузки 18 оставалась как можно более постоянной. Это достигается за счет противодействия любым колебаниям тока нагрузки IL с помощью противодействующего тока IR регулятора, создаваемого в регуляторе 10 напряжения. Turning now to the external circuit 11, the reference voltage VR represents a relatively higher voltage with respect to a load 18 connected to a downstream terminal 20 having a relatively lower voltage VE. It is to be noted that VR and VE are both negative potentials with respect to ground with VE being the more negative. It is to be furthermore noted that the load 20 may comprise a considerable amount of electronic apparatus including any number of small integrated circuits. Such a load must operate in a pre-defined low voltage environment equal to that of VR - VE. In this regard, it becomes extremely important that the particular voltage environment relative to the load 18 remain as nearly constant as is possible. This is accomplished by counteracting any fluctuations in the load current IL by a counter regulator current IR produced within the voltage regulator 10. Ток IR регулятора создается в регуляторе опорного напряжения 10 благодаря тому, что опорное напряжение VR возвращается по линии 22 на инвертирующий вход усилителя 24 напряжения. Любая ошибка между напряжением обратной связи VR и входным напряжением VI усилителя 24 усиливается и передается по линии 26 на выходную схему 28. Выходная схема 28 в ответ на усиленную ошибку создает ток IR для противодействия флуктуациям тока IL. Эта противодействующая мера продолжается до тех пор, пока VR снова не станет равным VI. Таким образом, напряжение заставляют следовать за входным напряжением VI за счет управления по замкнутому контуру IR. The regulator current IR is produced within the voltage reference regulator 10 by virtue of the reference voltage VR being fed back over a line 22 to the inverting input of a voltage amplifier 24. Any error between the fedback voltage VR and the input voltage VI to the amplifier 24 is amplified and transmitted over a line 26 to an output circuit 28. The output circuit 28 in response to the amplified error produces a current IR to counteract the current fluctuations of IL. This counteractive measure continues until VR again equals VI. The voltage is thereby caused to follow the input voltage VI by the closed loop control of IR. Что касается усилителя 24 и выходной схемы 28, следует отметить, что обе они подключены к шине 30, подающей напряжение VS. Усилитель 24, кроме того, подключен к клемме 32 заземления. Полярность сигнала такова, что VS отрицателен относительно клеммы заземления 32. Regarding the amplifier 24 and the output circuit 28, it is to be noted that both connect to a bus 30 supplying a voltage VS. The amplifier 24 is furthermore connected to a ground terminal 32. The signal polarity is such that VS is negative relative to the ground terminal 32. Обращаясь теперь к фиг. 2, где регулятор 10 опорного напряжения показан более подробно с различными элементами на фиг. 1 имеет аналогичную маркировку. В частности, следует отметить, что усилитель 24 и выходная схема 28 содержат значительную детальную схему. Начиная с усилителя 24, видно, что усилитель состоит из двух дифференциальных усилительных каскадов 34 и 36, каждый из которых отдельно обозначен пунктирным блоком. Первый усилительный каскад 34 состоит из пары входных транзисторов эмиттерного повторителя Q1 и Q4 и пары дифференциально соединенных выходных транзисторов эмиттерного повторителя Q2 и Q3. Второй усилительный каскад 36 состоит из пары входных транзисторов эмиттерного повторителя Q5 и Q8 и пары дифференциально соединенных транзисторов эмиттерного повторителя Q6 и Q7. Эмиттерные выводы всех транзисторов с Q1 по Q8 подключены через один из резисторов с 38 по 48 к шине 30 подачи напряжения. Напряжение VS на шине 30 питания имеет отрицательный уровень по отношению к земле. Referring now to FIG. 2, wherein the voltage reference regulator 10 is shown in greater detail with the various elements of FIG. 1 being similarly labelled. In particular, it is to be noted that the amplifier 24 and the output circuit 28 comprise considerable detailed circuitry. Beginning with the amplifier 24, it is seen that the amplifier consists of two differential amplifying stages 34 and 36 each of which is separately denoted in dotted block outline form. The first amplifying stage 34 consists of a pair of emitter follower input transistors Q1 and Q4 and a pair of differentially connected emitter follower output transistors Q2 and Q3. The second amplifying stage 36 consists of a pair of emitter follower input transistors Q5 and Q8 and a pair of differentially connected emitter follower transistors Q6 and Q7. The emitter terminals of all of the transistors Q1 through Q8 are seen to be connected through one of the resistors 38 through 48 to the voltage supply bus 30. The voltage VS on the supply bus 30 is at a negative level with respect to ground. Таким образом, различные пути тока для транзисторов рассматриваются как проходящие от точки коллектора с относительно более высоким напряжением через один из конкретных путей сопротивления эмиттера к уровню напряжения VS на шине 30 питания. Уровень напряжения восходящего коллектора для Q1, Q4, Q5, Q6 и Q8 равен земле или нулю вольт. Уровни напряжения коллектора относительно земли для Q2, Q3 и Q7 устанавливаются их соответствующими сопротивлениями коллектора 50, 52 и 54. The various current paths for the transistors are therefore seen to be from a collector point of relatively higher voltage through one of the particular emitter resistance paths to the voltage level VS on the supply bus 30. The upstream collector voltage level for Q1, Q4, Q5, Q6 and Q8 is ground or zero volts. The collector voltage levels relative to ground for Q2, Q3, and Q7 are established by their respective collector resistances 50, 52 and 54. Входы первого дифференциального усилительного каскада 34 представляют собой VI на базе входного транзистора Q1, а обратная связь VR с линии 22 появляется на базе транзистора Q4. Нормальные уровни напряжения VI и VR таковы, что входные транзисторы Q1 и Q4 постоянно находятся в открытом состоянии. Транзисторы Q1 и Q4 являются эмиттерными повторителями, обеспечивающими высокое входное сопротивление и низкое выходное сопротивление для управления дифференциальной парой транзисторов Q2 и Q3. Дифференциальные спаренные транзисторы Q2 и Q3, которые постоянно проводят ток, фактически сдвигают токи между собой в зависимости от разницы в напряжении между их соответствующими базами. Это приводит к дифференциальному напряжению на соответствующих клеммах коллектора, которое служит соответствующим выходным напряжением для дифференциального усилительного каскада 36. Следует отметить, что поскольку оба дифференциальных спаренных транзистора Q2 и Q3 являются проводящими, полярность изменения напряжения на каждом соответствующем коллекторном резисторе противоположна, что дает усиление противоположной полярности на каждом выводе коллектора. The inputs to the first differential amplifying stage 34 are seen to be VI at the base of the input transistor Q1, and the fedback VR from the line 22 appearing at the base of the transistor Q4. The normal voltage levels of VI and VR are such as to cause the input transistors Q1 and Q4 to continually conduct. The transistors Q1 and Q4 are emitter followers providing a high input impedance and a low output impedance for driving the differential paired transistors Q2 and Q3. The differential paired transistors Q2 and Q3 which are continually conducting actually shift currents between them depending on the differential in the voltage between their respective bases. This results in a differential voltage across the respective collector terminals which serves as the respective output voltage to the differential amplifying stage 36. It is to be noted that since both differential paired transistors Q2 and Q3 are conducting the polarity of the voltage change across each respective collector resistor is opposite thereby giving opposite polarity amplification at each collector terminal. За счет его дифференциала достигается двойное усиление, при этом коэффициент усиления такого усиления устанавливается соответствующими коллекторными резисторами 50 и 52. By taking the differential thereof, a double amplification is accomplished with the gain of such amplification being set by the respective collector resistors 50 and 52. Выходы дифференциального каскада 34 подключены к входным транзисторам Q5 и Q8 второго дифференциального усилительного каскада 36 по линиям 56 и 58 соответственно. Следует отметить, что дифференциальный выходной сигнал первого усилительного каскада 34 максимизирует усиление в два раза при подаче на второй дифференциальный усилительный каскад 36. Это, конечно, достигается с меньшей сложностью благодаря двусторонней подаче в линиях 56 и 58. Второй дифференциальный усилительный каскад 36 имеет в основном две функции: одна заключается в обеспечении дополнительного усиления, а вторая - в соответствующем смещении уровня. Другими словами, высокое усиление первого каскада усиления смещается к напряжению, совместимому с выходной схемой 20. Это снова достигается за счет набора входных транзисторов Q5 и Q8, заставляющих дифференциально спаренные транзисторы Q6 и Q7 сдвигать токи между собой в ответ на дифференциальный выходной сигнал первого каскада усиления по линиям 56 и 58. The outputs from the differential stage 34 are connected to the input transistors Q5 and Q8 of the second differential amplifying stage 36 via lines 56 and 58 respectively. It is to be noted that the differential output from the first amplifying stage 34 maximizes the gain by a factor of two in the feed through to the second differential amplifying stage 36. This is of course accomplished with reduced complexity by virtue of the double-ended feed in the lines 56 and 58. The second differential amplifying stage 36 has basically two functions: one being to provide additional gain and the second being for an appropriate level shifting. In other words, the high-gain from the first amplifying stage is shifted to a voltage compatible with the output circuit 20. This is accomplished again by the set of input transistors Q5 and Q8 causing the differentially paired transistors Q6 and Q7 to shift currents between them in response to the differential output from the first amplifying stage over the lines 56 and 58. Следует отметить, что транзисторы с Q5 по Q8 обычно являются проводящими в своих соответствующих линейных диапазонах почти так же, как транзисторы с Q1 по Q4. It is to be noted that the transistors Q5 through Q8 are normally conductive within their respective linear ranges in much the same manner as the transistors Q1 through Q4. Несимметричная выходная линия 26, подключенная к стороне коллектора транзистора Q7, формирует конечное выходное напряжение для усилителя 36 с высоким коэффициентом усиления. Как упоминалось ранее, это конечное выходное напряжение устанавливается на уровне, совместимом с выходной схемой 20. Это достигается соответствующим выбором резистора 54. A single-ended output line 26 connected to the collector side of the transistor Q7 constitutes a final output voltage for the high-gain amplifier 36. As has been previously mentioned, this final output voltage is set at a level compatible with that of the output circuit 20. This is accomplished by an appropriate choice of the resistor 54. Выходная схема 20 содержит транзисторы Q9 и Q10 с нормальной проводимостью по схеме Дарлингтона. Резистор 60 определяет уровень напряжения на базе транзистора Q10. Эффект усиления тока выходной схемы 20 таков, что в первую очередь заставляет транзистор Q9 открываться в ответ на ошибку усиленного напряжения на линии 22. Ток через Q9 снова усиливается Q10, так что из схемы Дарлингтона реализуются две ступени усиления по току. Одновременная проводимость обоих транзисторов Q9 и Q10 создает ток IR регулятора опорного напряжения в ответ на усиленную разность напряжений между VR и VI. The output circuit 20 comprises a Darlington connection of normally conductive transistors Q9 and Q10. The resistor 60 defines the voltage level for the base of the transistor Q10. The current amplifying effect of the output circuit 20 is such as to first of all cause the transistor Q9 to conduct in response to the amplified voltage error on the line 22. The current through Q9 is again amplified by Q10 so that two stages of current gain are realized from the Darlington configuration. The simultaneous conduction of both transistors Q9 and Q10 produces a voltage reference regulator current IR in response to the amplified voltage difference between VR and VI. Как было объяснено ранее, опорный резистор 14 ссылается на мгновенное значение опорного напряжения VR. В динамических условиях выброс тока от нагрузки может привести к мгновенным изменениям напряжения VR. Поскольку регулятор опорного напряжения не может реагировать на мгновенные изменения, конденсатор 16 временно поглощает влияние высокочастотного тока нагрузки. Это изменение VR затем компенсируется нормальным регулированием IR с обратной связью. As has been previously explained, the reference resistor 14 references the instantaneous value of the reference voltage VR. In a dynamic condition, the current surge from the load can produce instantaneous changes in the voltage VR. Since the voltage reference regulator cannot respond to instantaneous changes, the capacitor 16 acts to temporarily absorb the high frequency load current effects. This change in VR is thereafter replenished by the normal closed loop control of IR. Номиналы резистора 14 и конденсатора 16 можно выбирать в зависимости от опорного уровня напряжения VR и диапазона токов нагрузки IL. В связи с этим значения для предпочтительного варианта осуществления для поддержания опорного уровня напряжения VR на уровне -0,26 вольта в диапазоне тока нагрузки от 30 до 300 миллиампер теперь будут установлены для регулятора опорного напряжения 10, имеющего напряжение питания VS, равное -3,30 вольта. :______________________________________Элементы резистора Значения сопротивления___________________________________________14 ,82 Ом38 2,2 кОм40 180 Ом42 2,2 кОм44 2,2 кОм46 90 Ом48 2,2 кОм50 225 Ом52 225 Ом54 325 Ом___________________________________________ The values of the resistor 14 and the capacitor 16 can be chosen depending on the voltage reference level VR and the range of load currents IL. In this regard, values for a preferred embodiment for maintaining the reference voltage level VR at -0.26 volts within a load current range of 30 to 300 milliamps will now be set forth for a voltage reference regulator 10 having a voltage supply VS of -3.30 volts:______________________________________Resistor Elements Resistance Values______________________________________14 .82 ohms38 2.2K ohms40 180 ohms42 2.2K ohms44 2.2K ohms46 90 ohms48 2.2K ohms50 225 ohms52 225 ohms54 325 ohms______________________________________ Емкость конденсатора 16 должна быть достаточной, чтобы поглощать любые сильные скачки тока, чтобы поддерживать напряжение VR относительно постоянным до тех пор, пока регулятор не сможет среагировать. The capacitance for the capacitor 16 should be sufficient to absorb any high current excursions so as to hold the voltage VR relatively constant until such time as the regulator can respond. После описания схемы на фиг. 2, теперь уместно обратиться к примеру того, как работают различные элементы схемы, чтобы обеспечить соответствующую регулировку опорного напряжения VR. Предположим, что VR выше предпочтительного значения -0,26 В и в настоящее время составляет -0,20 В. Для VR выше, чем обычно, основание Q4 будет вытягиваться выше, вызывая повышенную проводимость в Q4. Эта повышенная проводимость в Q4 приводит к тому, что Q3 проводит больше, чем Q2, что приводит к увеличению падения напряжения на резисторе 52 и уменьшению падения напряжения на резисторе 50. Это приведет к тому, что напряжение после резистора 52, появляющееся на линии 58, будет более отрицательным, чем обычно. Это также приведет к тому, что напряжение после резистора 50, появляющееся на линии 56, будет менее отрицательным, чем обычно, основание Q5 будет поднято выше, что приведет к увеличению проводимости Q5. Эта проводимость Q5 приводит к тому, что Q6 является более проводящим, чем Q7, что приводит к тому, что напряжение коллектора последнего после резистора 54 становится выше или более положительным, чем обычно. Having now described the circuitry in FIG. 2, it is now appropriate to turn to an example of how the various circuit elements operate so as to provide the appropriate regulation of the voltage reference VR. Assuming that VR is higher than the preferred setting of -0.26 volts and is presently -0.20 volts. For VR higher than usual, the base of Q4 will be drawn higher thereby causing increased conductivity in Q4. This increased conductivity in Q4 causes Q3 to conduct more than Q2 thereby causing an increased voltage drop across resistor 52 and a decreased voltage drop across resistor 50. This will result in the voltage downstream of resistor 52 appearing on the line 58 to be more negative than usual. This will also result in the voltage downstream of the resistor 50 appearing on the line 56 being less negative than usual, the base of Q5 is drawn higher thereby causing Q5 to increasingly conduct. This Q5 conduction causes Q6 to be more conductive than Q7 which causes the latter's collector voltage downstream of the resistor 54 to be higher or more positive than usual. Этот повышенный уровень напряжения появляется на несимметричной выходной линии 26, которая поднимает базу транзистора Q9 достаточно высоко для надлежащей проводимости, тем самым пропуская ток IR через эталонный резистор 14. Проводимость транзистора Q9 также приводит к тому, что транзистор Q10 ведет себя надлежащим образом, тем самым заставляя дополнительный ток IR протекать через резистор 14. Это увеличение тока через резистор 14 приводит к тому, что VR становится более отрицательным, тем самым уменьшая исходное VR, равное -0,20 вольт, до тех пор, пока не будет достигнуто предпочтительное напряжение VI, равное -0,26 вольта. This increased voltage level appears on the single-ended output line 26 which draws the base of Q9 high enough to appropriately conduct thereby pulling current IR through the reference resistor 14. The conduction of Q9 also causes Q10 to appropriately conduct thereby causing further current IR to be pulled through the resistor 14. This current increase through the resistor 14 causes VR to become more negative thereby decreasing the original VR of -0.20 volts until the preferred voltage VI of - 0.26 volts is achieved.

Please, introduce the following text in the box below Correction Editorclose Original text: English Translation: Russian

Select words from original text Provide better translation for these words

Correct the proposed translation (optional) SubmitCancel