новая папка / 4006466

4006466-Desc-ru var ctx = "/emtp"; The translation is almost like a human translation. The translation is understandable and actionable, with all critical information accurately transferred. Most parts of the text are well written using a language consistent with patent literature. The translation is understandable and actionable, with most critical information accurately transferred. Some parts of the text are well written using a language consistent with patent literature. The translation is understandable and actionable to some extent, with some critical information accurately transferred. The translation is not entirely understandable and actionable, with some critical information accurately transferred, but with significant stylistic or grammatical errors. The translation is absolutely not comprehensible or little information is accurately transferred. Please first refresh the page with "CTRL-F5". (Click on the translated text to submit corrections)

Patent Translate Powered by EPO and Google

French

German

  Albanian

Bulgarian

Croatian

Czech

Danish

Dutch

Estonian

Finnish

Greek

Hungarian

Icelandic

Italian

Latvian

Lithuanian

Macedonian

Norwegian

Polish

Portuguese

Romanian

Serbian

Slovak

Slovene

Spanish

Swedish

Turkish

  Chinese

Japanese

Korean

Russian

      Loading Translation... 61% PDF (only translation) PDF (original and translation)

Please help us to improve the translation quality. Your opinion on this translation: Human translation

Very good

Good

Acceptable

Rather bad

Very bad

Your reason for this translation: Overall information

Patent search

Patent examination

FAQ Help Legal notice Contact УведомлениеЭтот перевод сделан компьютером. Невозможно гарантировать, что он является ясным, точным, полным, верным или отвечает конкретным целям. Важные решения, такие как относящиеся к коммерции или финансовые решения, не должны основываться на продукте машинного перевода.

ОПИСАНИЕ ИЗОБРЕТЕНИЯ US4006466A[]

СВЯЗАННЫЕ ПРИЛОЖЕНИЯ RELATED APPLICATIONS 1.

«Устройство для генерации управляющего кода для использования в системе обработки ввода-вывода», изобретенное Гарвином Уэсли Паттерсоном, Уильямом А. Шелли и Эрнестом М. Монаханом, подано четной датой настоящего Сер. № 562 362. "Steering Code Generating Apparatus For Use In An Input/Output Processing System" invented by Garvin Wesley Patterson, William A. Shelly and Earnest M. Monahan, filed on even date herewith Ser. No. 562,362. 2.

«Магазин управления микропрограммами Pathfinder», изобретенный Гарвином Уэсли Паттерсоном и Марион Г. Портер, поданный четной датой настоящего документа, сер. № 562 363 и передан тому же правопреемнику, что и указанный в настоящем документе. "A Pathfinder Microprogram Control Store" invented by Garvin Wesley Patterson and Marion G. Porter, filed on even date herewith, Ser. No. 562,363 and assigned to same assignee as named herein. 3.

«Механизм приоритетного прерывания», изобретенный Эрнестом М. Монаханом, Гарвином Уэсли Паттерсоном и Хайме Калле, поданный четной датой, сер. № 562 315 и передан тому же правопреемнику, указанному в настоящем документе. "Priority Interrupt Mechanism" invented by Earnest M. Monahan, Garvin Wesley Patterson and Jaime Calle, filed on even date herewith, Ser. No. 562,315 and assigned to same assignee named herein. 4.

«Диспетчерский механизм», изобретенный Эрнестом М. Монаханом и Гарвином Уэсли Паттерсоном, представленный на основании даже данных при этом, сер. № 562 314 и передан тому же правопреемнику, указанному в настоящем документе. "Dispatcher Mechanism" invented by Earnest M. Monahan and Garvin Wesley Patterson, filed on even data herewith, Ser. No. 562,314 and assigned to same assignee named herein. 5.

«Мягкая память о сбоях», изобретенная Мэрион Г. Портер, Хайме Калле и Гарвином Уэсли Паттерсоном, зарегистрирована четной датой настоящего документа, сер. № 562 361 и передан тому же правопреемнику, что и указанный в настоящем документе. "Fail Soft Memory" invented by Marion G. Porter, Jaime Calle and Garvin Wesley Patterson, filed on even date herewith, Ser. No. 562,361 and assigned to same assignee as named herein. 6.

«Предварительный просмотр инструкций с функциями параллелизма и конвейера предварительной выборки», изобретенный Марион Г. Портер, подан четной датой настоящего документа, сер. № 562 272 и передан тому же правопреемнику, указанному в настоящем документе. "Instruction Look Ahead Having Prefetch Concurrency and Pipeline Features" invented by Marion G. Porter, filed on even date herewith, Ser. No. 562,272 and assigned to same assignee named herein. 7.

«Схема выравнивания данных», изобретенная Дарреллом Л. Феттом, зарегистрирована четной датой настоящего документа, сер. № 559 115 и передан тому же правопреемнику, что и указанный в настоящем документе. "Data Alignment Circuit" invented by Darrell L. Fett, filed on even date herewith, Ser. No. 559,115 and assigned to same assignee as named herein. 8.

«Процессор для системы обработки ввода-вывода», изобретенный Мэрион Г. Портер, Гарвином Уэсли Паттерсоном, Уильямом А. Шелли и Николасом С. Лемарком, поданный четной датой настоящего документа, сер. № 562 317 и передан тому же правопреемнику, что и указанный в настоящем документе. "Processor for Input-Output Processing System" invented by Marion G. Porter, Garvin Wesley Patterson, William A. Shelly and Nicholas S. Lemark, filed on even date herewith, Ser. No. 562,317 and assigned to same assignee as named herein. 9.

«Метод генерации адресов в выгружаемой памяти», изобретенный Гарвином Уэсли Паттерсоном и Марион Г. Портер, поданный четной датой настоящего документа, сер. № 562 330. "Method of Generating Addresses to a Paged Memory" invented by Garvin Wesley Patterson and Marion G. Porter, filed on even date herewith, Ser. No. 562,330. 10.

«Управление памятью в системе обработки данных», изобретенное Уильямом А. Шелли, подана четная дата настоящего документа, сер. № 562,313. "Memory Steering in a Data Processing System" invented by William A. Shelly, filed on even date herewith, Ser. No. 562,313. ПРЕДПОСЫЛКИ СОЗДАНИЯ ИЗОБРЕТЕНИЯ BACKGROUND OF THE INVENTION 1. Область использования 1. Field of Use Настоящее изобретение относится к системам обработки данных и, более конкретно, к системам ввода-вывода, необходимым для управления операциями ввода-вывода, включающими ряд периферийных устройств. The present invention relates to data processing systems and more particularly to input/output systems required to control input/output operations involving a number of peripheral devices. 2. предшествующий уровень техники 2. Prior Art Как правило, системы включают в себя как часть программного обеспечения операционной системы ряд подпрограмм обработки прерываний для обработки событий, вызывающих прерывания. Эти события могут быть вызваны внутренними условиями в системе, а также условиями, происходящими в устройствах ввода/вывода системы. In general, systems include as part of the operating system software a number of interrupt subroutines for processing events producing interrupts. These events may be produced by internal conditions within a system as well as conditions occurring within the input/output devices of the system. Как правило, прерывания распознаются в соответствии с заданным приоритетом системным процессором и контроллерами или блоками управления, подключенными к периферийным устройствам, включенным в систему. Таким образом, как только приоритет обработки событий установлен, необходимо, чтобы события обрабатывались таким же образом. Важным недостатком этих систем является то, что определенные события могут заставить блок обработки прерывать важную программу для обработки прерывания, связанного с менее важной программой. Это, в свою очередь, приводит к потере ценного времени обработки из-за ненужного переключения между программами в результате заранее установленного приоритета обработки событий. In general, interrupts are recognized in accordance with a predetermined priority by the system processing unit and controllers or control units connected to peripheral devices included in the system. Thus, once the priority for processing events is established, the events are required to be processed in the same way. An important disadvantage of these systems is that certain events may cause the processing unit to interrupt an important program to process an interrupt in connection with a less important program. This in turn results in the wasting of valuable processing time caused by unnecessary switching between programs as a result of a pre-established priority for processing events. Кроме того, в упомянутых типах систем при обнаружении события устройство вызывает прерывание, которое переводит систему в заранее определенное место в памяти, где хранится адресная информация для ссылки на общую процедуру прерывания. Адрес памяти, предоставляемый в таких случаях, является фиксированным по отношению к прерыванию, создаваемому устройством. Таким образом, эти типы систем требуют, чтобы разные типы прерываний использовали одну и ту же процедуру обработки прерывания, и требуют от процессора определения причины прерывания и выбора подходящей процедуры для обработки прерывания. Это также приводит к напрасной трате ценного времени обработки из-за того, что процессор вызывает правильную программу для обработки прерывания. Кроме того, такие системы требуют программ опроса, что приводит к дублированию программ. Additionally, in the types of systems mentioned, when an event is detected, the unit causes an interrupt which forces the system to a predetermined location in memory which stores address information for referencing a common interrupt routine. The memory address provided in such instances is fixed with respect to interrupt produced by the device. Thus, these types of systems by requiring different types of interrupts to utilize the same interrupt routine requires the processing unit to then determine the reason for the interrupt and select the appropriate routine for processing the interrupt. This also results in the wasting of valuable processing time caused by having the processing unit call up the proper program for processing the interrupt. Further, such systems require interrogation programs resulting in program duplication. Кроме того, всякий раз, когда системы упомянутого типа должны выдавать команды одному из контроллеров устройств, это обычно требует задержки операций передачи системных данных или требует, чтобы такие команды выдавались только в течение интервалов, предшествующих и следующих за такими операциями передачи данных. Это также снижает эффективность обработки ввода/вывода. Additionally, whenever systems of the type mentioned are required to issue commands to one of the device controllers, this normally necessitates delaying system data transfer operations or requires that such commands be issued only during intervals preceding and following such data transfer operations. This also has reduced input/output processing efficiency. Соответственно, основной целью настоящего изобретения является создание системы, которая обеспечивает эффективную обработку событий, относящихся к операциям ввода/вывода, включающим ряд периферийных устройств. Accordingly, it is a primary object of the present invention to provide a system which provides for efficient processing of events relating to input/output operations involving a number of peripheral devices. Еще одной целью настоящего изобретения является создание системы, обеспечивающей эффективное переключение между программами во время обработки событий. It is a further object of the present invention to provide a system which provides for efficient switching between programs during the processing of events. Еще одной целью настоящего изобретения является создание системы, облегчающей обработку операций ввода-вывода. It is still a further object of the present invention to provide a system which facilitates the processing of input/output operations. СУЩНОСТЬ ИЗОБРЕТЕНИЯ SUMMARY OF THE INVENTION Вышеупомянутые цели достигаются согласно предпочтительному варианту осуществления настоящего изобретения, который содержит систему ввода/вывода, включающую в себя множество модулей. Разные модули системы подключаются к разным портам системного интерфейсного блока. Каждый такой порт некоторых модулей включает в себя в дополнение к интерфейсам обычного типа программируемый интерфейс. Системные модули включают в себя блок обработки ввода/вывода и по меньшей мере один блок, который имеет множество портов. Каждый порт подключается к адаптеру контроллера и устройствам ввода/вывода, управляемым адаптером. The above objects are achieved according to a preferred embodiment of the present invention which comprises an input/output system including a plurality of modules. Different ones of the modules of the system connect to a different one of the number of ports of a system interface unit. Each such port of certain ones of the modules include in addition to the normal type interfaces a programmable interface. The system modules include an input/output processing unit and at least one unit which has a plurality of ports. Each port connects to a controller adapter and the input/output devices controlled by the adapter. В соответствии с настоящим изобретением блок обработки ввода/вывода выдает команды на программируемый интерфейс к блоку мультиплексора, чтобы вызвать загрузку или выгрузку данным блоком информации в любой из множества регистров, включенных в связанный с ним мультиплексор, что оперативно связаны с программируемым интерфейсом и используются при выполнении операций ввода/вывода. In accordance with the present invention, the input/output processing unit issues commands on the programmable interface to the multiplexer unit for causing such unit to load or unload information into and from any one of a plurality of registers include within the multiplexer associated therewith, which operatively couple to the programmable interface and used during the performance of input/output operations. Каждый из множества регистров, включенных в блок мультиплексора, включает в себя регистры для обработки прерываний, полученных от множества устройств, подключенных к блоку. В соответствии с настоящим изобретением регистры обеспечивают хранение информации о блоке управления прерываниями, закодированной для указания набора процедур прерывания, которые должны использоваться при обработке различных типов сигналов событий, полученных от устройств, которые подключаются к блоку через адаптер контроллера. Кроме того, регистры обеспечивают хранение сигналов уровня приоритета, определяющих важность, которую следует учитывать при обработке событий. Each of the plurality of registers included within the multiplexer unit includes registers for processing interrupts received from the plurality of devices connected to the unit. In accordance with the present invention, the registers provide storage for interrupt control block information coded to specify a set of interrupt routines to be used in processing different types of event signals received from the devices which connect to the unit through a controller adapter. Additionally, the registers provide storage for priority level signals specifying the importance to be accorded in processing the events. Схемы, включенные в блок мультиплексора, работают в ответ на сигнал прерывания от устройства для генерации запроса на прерывание в блоке обработки ввода/вывода. Запрос включает в себя сигналы, представляющие как информацию о блоке управления прерываниями, так и уровень приоритета. Кроме того, схемы генерируют заранее определенный код, определяющий тип прерывания, который также включается как часть запроса на прерывание. Когда приоритет предоставляется схемами приоритета, включенными в блок системного интерфейса, блок управления прерыванием и кодовые сигналы типа прерывания, переданные в блок обработки, используются таким блоком для ссылки на соответствующую процедуру для обработки прерывания. Сигналы уровня приоритета, также передаваемые блоком системного интерфейса, указывают блоку обработки уровень, на котором должен выполняться процесс. Circuits included in the multiplexer unit are operative in response to an interrupt signal from a device to generate an interrupt request to the input/output processing unit. The request includes signals representative of both the interrupt control block information and the priority level. Additionally, the circuits generate a predetermined code specifying the type of interrupt which is also included as part of the interrupt request. When granted priority by priority circuits included in the system interface unit, the interrupt control block and interrupt type code signals transferred to the processing unit are used by such unit for referencing the appropriate routine for processing the interrupt. The priority level signals also transferred by the system interface unit specify to the processing unit the level at which the process is to be run. Благодаря тому, что источник прерывания выдает сигналы, идентифицирующие конкретную процедуру прерывания, предназначенную для обработки определенного типа прерывания, обработка прерываний становится значительно более эффективной за счет освобождения процессорного устройства от задачи связи с источником прерывания для выбора соответствующей программы. Более того, имея возможность изменять содержимое регистра блока управления прерываниями через программируемый интерфейс, блок обработки ввода/вывода может заставить разные устройства запускать одни и те же или разные программы. Это обеспечивает полную гибкость в обработке прерываний, поскольку различные типы прерываний, вызванные возникновением различных событий, могут быть связаны с любым из доступного количества программ обработки прерываний. Кроме того, такие изменения могут производиться параллельно с операциями передачи системных данных. By having the interrupt source provide signals identifying the specific interrupt routine tailored for processing the particular type of interrupt, the processing of interrupts is made significantly more efficient by relieving the processing unit of the task of communicating with the interrupt source to select the appropriate program. Moreover, by being able to alter the contents of the interrupt control block register through the programmable interface, the input/output processing unit can have different devices start the same or different programs. This provides complete flexibility in processing interrupts since different types of interrupts caused by the occurrence of different events can be associated with any of the available number of interrupt routines. Furthermore, such changes can be made in parallel with system data transfer operations. Поскольку назначение уровня приоритета можно изменить с помощью команд, применяемых через программируемый интерфейс, блоку мультиплексора становится легко отличать важные события от менее важных и классифицировать события. Такая компоновка обеспечивает эффективное переключение программ, поскольку только те события, которые действительно представляют деятельность с более высоким уровнем приоритета, вызывают переключение программ процессором. Кроме того, он не позволяет процессору прерывать выполнение важной программы только для того, чтобы убедиться, что произошло менее важное событие. Since the assignment of the priority level is alterable by means of commands applied via the programmable interface, it becomes easy for the multiplexer unit to distinguish important events from less important events and classify events. This arrangement provides for efficient program switching since only those events which truly represent a higher priority level activity cause the processing unit to switch programs. Further, it prevents the processing unit from interrupting execution of an important program just to ascertain that a less important event has occurred. Следует понимать, что программируемый интерфейс, поскольку он является независимым или отделенным от других интерфейсов, также может использоваться для тестовых и диагностических операций. Обычно значительная часть таких операций включает отображение содержимого регистров в различных модулях системы. Поскольку блок обработки может считывать и устанавливать регистры любого модуля с помощью команд, это устраняет необходимость включения такого устройства в систему согласно настоящему изобретению. It will be appreciated that the programmable interface because of being independent or separate from other interfaces can also be used for test and diagnostic operations. Normally, a significant part of such operations involve displaying the contents of registers within the different modules of a system. Since the processing unit can read and set registers of any module via commands, this eliminates the need for having to include such apparatus in the system according to the present invention. Новые признаки, которые считаются характерными для изобретения как в отношении его организации, так и способа работы, вместе с дополнительными задачами и преимуществами будут лучше понятны из следующего описания при рассмотрении в связи с прилагаемыми чертежами. Однако следует четко понимать, что каждый из чертежей приведен только в целях иллюстрации и описания и не предназначен для определения ограничений настоящего изобретения. The novel features which are believed to be characteristic of the invention both as to its organization and method of operation, together with further objects and advantages will be better understood from the following description when considered in connection with the accompanying drawings. It is to be expressly understood, however, that each of the drawings are given for the purpose of illustration and description only and are not intended as a definition of the limits of the present invention. КРАТКОЕ ОПИСАНИЕ РИСУНКОВ BRIEF DESCRIPTION OF THE DRAWINGS ИНЖИР. 1 иллюстрирует в форме блок-схемы систему ввода/вывода, использующую принципы настоящего изобретения. FIG. 1 illustrates in block diagram form an input/output system employing the principles of the present invention. ИНЖИР. 2 более подробно показан блок обработки ввода/вывода по фиг. 1. FIG. 2 shows in greater detail the input/output processing unit of FIG. 1. ФИГ. 3а и 3b более подробно показан блок системного интерфейса по фиг. 1. FIGS. 3a and 3b show in greater detail the system interface unit of FIG. 1. ФИГ. 4а и 4b более подробно показан блок мультиплексора по фиг. 1. FIGS. 4a and 4b show in greater detail a multiplexer unit of FIG. 1. ИНЖИР. 5а показаны линии, которые составляют интерфейс данных в соответствии с настоящим изобретением. FIG. 5a shows the lines which comprise a data interface in accordance with the present invention. ИНЖИР. 5b показаны линии, которые содержат программируемый интерфейс, используемый в системе по фиг. 1. FIG. 5b shows the lines which comprise programmable interface employed in the system of FIG. 1. ИНЖИР. 5c раскрывает линии, которые содержат интерфейсы прерывания, включенные в систему по фиг. 1. FIG. 5c discloses lines which comprise the interrupt interfaces included within the system of FIG. 1. ИНЖИР. 5d показаны строки, которые составляют интерфейс локальной памяти по фиг. 1. FIG. 5d shows the lines which comprise a local memory interface of FIG. 1. ИНЖИР. 6 иллюстрирует формат программных инструкций WREX и RDEX. FIG. 6 illustrates the format of WREX and RDEX program instructions. ИНЖИР. 7a-7c иллюстрируют форматы интерфейсных команд. FIG. 7a through 7c illustrate the formats of interface commands. ИНЖИР. 7d иллюстрирует ряд различных команд регистра загрузки, используемых в связи с модулем мультиплексора 300 по фиг. 1. FIG. 7d illustrates a number of the different load register commands used in connection with multiplexer module 300 of FIG. 1. ИНЖИР. 7e иллюстрирует ряд различных команд чтения регистра, используемых в связи с мультиплексором 300 по фиг. 1. FIG. 7e illustrates a number of the different read register commands used in connection with multiplexer 300 of FIG. 1. ФИГ. 8a и 8b иллюстрируют форматы некоторых управляющих слов канала. FIGS. 8a and 8b illustrate the formats of certain channel control words. ИНЖИР. 9 иллюстрирует последовательность сигналов для обработки прерывания. FIG. 9 illustrates the signal sequence for processing an interrupt. ФИГ. 10а и 10b иллюстрируют последовательности сигналов для передачи команды WREX. FIGS. 10a and 10b illustrate the signal sequences for transferring a WREX command. ИНЖИР. 10c иллюстрирует последовательность сигналов для выполнения команды RDEX. FIG. 10c illustrates the signal sequence for a RDEX command execution. ИНЖИР. 10d иллюстрирует последовательность сигналов для выполнения команды RDEX. FIG. 10d illustrates the signal sequence for a RDEX command execution. ФИГ. 11а и 11b иллюстрируют с точки зрения отрицательной логики (например, двоичная ЕДИНИЦА = отрицательный переход) последовательности сигналов для выполнения операций чтения и записи памяти. FIGS. 11a and 11b illustrate in terms of negative logic (e.g. binary ONE = negative transition) the signal sequences for performing memory read and write operations. ИНЖИР. 12 иллюстрирует последовательность сигналов операции передачи данных считывания устройством. FIG. 12 illustrates the signal sequence of a device read data transfer operation. ИНЖИР. 13 иллюстрирует формат слова данных прерывания. FIG. 13 illustrates the format of an interrupt data word. ИНЖИР. 14 иллюстрирует формат одного типа данных управления. FIG. 14 illustrates the format of one type of steering data. ИНЖИР. 15 иллюстрирует расположение блоков управления прерываниями в модуле 500 памяти для мультиплексора 300. FIG. 15 illustrates an arrangement of interrupt control blocks in memory module 500 for multiplexer 300. ИНЖИР. 16 схематически иллюстрирует одновременную передачу данных в мультиплексоре 300. FIG. 16 illustrates diagramatically concurrent data transfers within multiplexer 300. ОПИСАНИЕ ПРЕДПОЧТИТЕЛЬНОГО ВАРИАНТА ВОПЛОЩЕНИЯ DESCRIPTION OF THE PREFERRED EMBODIMENT Общее описание General Description Как видно из фиг. 1, система, которая включает в себя принципы настоящего изобретения, включает в себя по меньшей мере один процессор ввода-вывода (IOPP) 200, блок системного интерфейса (SIU) 100, высокоскоростной мультиплексор (HSMX) 300, низкоскоростной мультиплексор (LSMX) 400, главный процессор 700 и по меньшей мере один модуль памяти, соответствующий локальному модулю 500 памяти. Различные из этих модулей подключаются к одному из ряда портов блока 100 системного интерфейса через множество линий разных интерфейсов разных типов с 600 по 603. Более конкретно, процессор ввода/вывода 200, главный процессор 700 и высокоскоростной мультиплексор 300 подключаются к портам G, E и A соответственно, тогда как низкоскоростной мультиплексор 400 и модуль памяти 500 подключаются к портам J и LMO соответственно. As seen from FIG. 1, the system which incorporates the principles of the present invention includes at least one input/output processor (IOPP) 200, a system interface unit (SIU) 100, a high speed multiplexer (HSMX) 300, a low speed multiplexer (LSMX) 400, a host processor 700 and at least one memory module corresponding to a local memory module 500. Different ones of these modules connect to one of a number of ports of the system interface unit 100 through a plurality of lines of different ones of different types of interfaces 600 through 603. More specifically, the input/output processor 200, the host processor 700 and high speed multiplexer 300 connect to ports G, E and A respectively while the low speed multiplexer 400 and memory module 500 connect to ports J and LMO respectively. Система ввода/вывода по фиг. 1 можно рассматривать как включающую ряд «активных модулей», «пассивных модулей» и «модулей памяти». Процессор 200 IOP, главный процессор 700 и высокоскоростной мультиплексор 300 служат активными модулями, каждый из которых имеет возможность выдавать команды. Активные модули обычно подключаются к портам от A до H. Множество пассивных модулей подключаются к трем портам J, K и L. Эти модули соответствуют низкоскоростному мультиплексору 400 и блоку 100 системного интерфейса и являются блоками, способными интерпретировать и выполнять команды, применяемые к линиям интерфейса 601, как описано здесь. Последняя группа модулей представляет собой локальные модули памяти и удаленные модули памяти (не показаны), такие как модули основной системы (не показаны), которые способны выполнять два различных типа команд, применяемых к линиям интерфейса 603. The input/output system of FIG. 1 can be viewed as including a number of "active modules", "passive modules" and "memory modules". The IOP processor 200, host processor 700 and high speed multiplexer 300 serve as active modules in that each have the ability to issue commands. The active modules normally connect to ports A through H. A plurality of passive modules are connected to three ports J, K and L. These modules correspond to the low speed multiplexer 400 and the system interface unit 100 and are units capable of interpreting and executing commands applied to the lines of interface 601 as described herein. The last group of modules constitute local memory modules and remote memory modules (not shown) such as those of the main system (not shown) which are capable of executing two different types of commands applied to the lines of interface 603. Система ввода/вывода по фиг. 1 обычно функционирует как подсистема ввода/вывода, реагирующая на инструкции ввода/вывода, выдаваемые хост-процессором 700, который обычно подключается к порту F через интерфейсы 600, 601 и 602, которые соответствуют описанным соответственно интерфейсу данных, программируемому интерфейсу и интерфейсу прерывания. более подробно здесь. Порты F и E включают в себя интерфейсы для обеспечения возможности подключения модулей мультиплексора или процессора, показанных на фиг. 1. The input/output system of FIG. 1 normally functions as an input/output subsystem responsive to input/output instructions issued by host processor 700 which normally connects to port F via the interfaces 600, 601 and 602 which correspond to a data interface, a programmable interface and an interrupt interface respectively described in greater detail herein. Ports F and E include interfaces for enabling connection of either multiplexer or processor modules of FIG. 1. Для целей настоящего изобретения процессор 700 имеет обычную конструкцию и может иметь форму блоков, описанных в патенте США No. № 3 413 613. В предпочтительном варианте процессор ввода/вывода 200 инициирует и завершает канальные программы, необходимые для выполнения команд ввода/вывода, обрабатывает запросы на прерывание, полученные от блока 100 системного интерфейса, и непосредственно управляет периферийными устройствами записи блоков, подключенными к низкоскоростному мультиплексору 400. Процессор 200 подключается к порту H через интерфейс данных 600 и интерфейс прерывания 602. For the purpose of the present invention, processor 700 is conventional in design and may take the form of those units described in U.S. Pat. No. 3,413,613. In the preferred embodiment, the input/output processor 200 initiates and terminates channel programs required for the execution of input/output instructions, processes interrupt requests received from the system interface unit 100 and directly controls unit record peripheral devices coupled to low speed multiplexer 400. The processor 200 connects to port H via the data interface 600 and interrupt interface 602. Низкоскоростной мультиплексор 400, который для целей настоящего изобретения может считаться традиционным по конструкции, обеспечивает подключение низкоскоростных периферийных устройств через периферийные адаптеры, каждый из которых подключается к линиям интерфейса адаптера устройства (DAI). Интерфейс и адаптер могут иметь форму блоков, описанных в патенте США No. № 3742457, который переуступлен правопреемнику настоящего изобретения. К низкоскоростным устройствам относятся считыватели карт, перфораторы карт и принтеры. Как видно из фиг. 1, мультиплексор 400 подключается к порту J через программируемый интерфейс 601. The low speed multiplexer 400 which for the purposes of the present invention can be considered conventional in design, provides for attachment of low speed peripheral devices via peripheral adapters, each of which couple to the lines of a device adaptor interface (DAI). The interface and adapter may take the form of those units described in U.S. Pat. No. 3,742,457 which is assigned to the assignee of the present invention. The low speed devices include card readers, card punches and printers. As seen from FIG. 1, the multiplexer 400 connects to port J via the programmable interface 601. Высокоскоростной мультиплексор 300 непосредственно управляет передачей между группами дисковых устройств и ленточных устройств с 309 по 312, которые подключаются к различным адаптерам каналов с 302 по 305. Каждый из адаптеров контроллера канала с 303 по 306, который может поддерживать максимум 16 устройств, в свою очередь подключается к другому порту или каналу с 0 по 3 через линии интерфейса интерфейса адаптера канала (CAI) 301-1. Высокоскоростной мультиплексор 300 подключается к порту А, соответствующему интерфейсу данных 600, программируемому интерфейсу 601 и интерфейсу 602 прерывания. The high speed multiplexer 300 directly controls transfers between the groups of disk devices and tape devices 309 through 312 which connect to different ones of the channel adapters 302 to 305. Each of the channel controller adapters 303 through 306 which can to a maximum of 16 devices, in turn connects to a different one of the ports or channels 0 through 3 via the interface lines of a channel adapter interface (CAI) 301-1. The high speed multiplexer 300 connects to port A corresponding to a data interface 600, a programmable interface 601 and an interrupt interface 602. Для целей настоящего изобретения каждый из адаптеров 302-305 контроллера канала может считаться традиционным по конструкции и иметь форму адаптеров контроллера, описанных в вышеупомянутом патенте США No. № 3 742 457. For purposes of the present invention, each of the channel controller adapters 302 through 305 may be considered conventional in design and take the form of controller adapters described in the aforementioned U.S. Pat. No. 3,742,457. Как упоминалось ранее, каждый из модулей подключается к разным портам блока 100 системного интерфейса. Блок 100 управляет соединением различных модулей друг с другом через пути передачи, обеспечивающие передачу данных и управляющей информации между парами модулей. Для целей настоящего изобретения блок 100 системного интерфейса можно рассматривать как коммутационную сеть, позволяющую каждому из «активных» модулей передавать данные в модуль 500 локальной памяти и из него, когда запрашивающий модуль имеет наивысший приоритет и ему предоставляется следующий доступный цикл памяти. То есть, как поясняется здесь, блок 100 включает в себя логические схемы приоритета, которые определяют относительный приоритет запросов от каждого из активных модулей и предоставляют следующий доступный цикл памяти полученному запросу с наивысшим приоритетом. As mentioned previously, each of the modules connect to different ports of the system interface unit 100. The unit 100 controls the connection of the different modules to each other via transfer paths enabling the transfer of data and control information between pairs of modules. For the purposes of the present invention, the system interface unit 100 can be viewed as a switching network enabling each of the "active" modules to transfer data to and from local memory module 500 when the requesting module has the highest priority and is granted the next available memory cycle. That is, as explained herein, the unit 100 includes priority logic circuits which determine the relative priority of requests from each of the active modules and grants the next available memory cycle to the highest priority request received. Кроме того, блок 100 включает в себя логические схемы приоритета прерывания, которые определяют относительный приоритет запросов на прерывание, полученных от каждого из модулей, и выбирают полученный запрос с наивысшим приоритетом, и передают запрос процессору 200 через коммутационную сеть, как поясняется в данном документе. Additionally, the unit 100 includes interrupt priority logic circuits which determine the relative priority of interrupt requests received from each of the modules and selects the highest priority request received and passes the request to processor 200 via a switching network as explained herein. ПОРТОВЫЕ ИНТЕРФЕЙСЫ THE PORT INTERFACES Перед более подробным описанием одного из модулей на фиг. 1 каждый из интерфейсов 600-603, упомянутых ранее, теперь будет описан со ссылкой на фиг. с 5а по 5г.