ЦифрСХТ_КП_Задание

Санкт-Петербургский государственный электротехнический университет Кафедра «Электронные приборы и устройства»

задание к курсовому проекту «Разработка электронного устройства» по дисциплине «ЦИФРОВАЯ СХЕМОТЕХНИКА», 2022 учебный год

Передатчик 8-разрядных данных по последовательному интерфейсу

Разработать цифровую схему, которая осуществляет передачу 8-разрядного числа по последовательному интерфейсу (порту, позволяющему передавать многоразрядные слова с использованием небольшого количества физических цепей).

Схема имеет вход для подключения внешнего тактового генератора на произвольную частоту, входную шину D[7..0], вход записи WR.

Подача лог. «1» на вход WR приводит к тому, что схема записывает во внутренний регистр значение байта с шины D и передает байт по последовательному интерфейсу со следующей тактовой диаграммой:

SCLK

SYNC

DATA

(все отображенные цепи – выходы разрабатываемой схемы).

Как видно, в начале посылки выход синхронизации SYNC опускается в лог. «0», затем по срезу выходного сигнала SCLK идет смена битов записанного байта. Сначала выводится младший бит, в конце – старший. После передачи старшего бита посылка заканчивается и SYNC устанавливается в лог. «1».

В процессе передачи байта сигнал WR игнорируется. Для реализации схемы использовать сдвиговый регистр, самостоятельно построенный на D-триггерах и ЛЭ.

Общие требования к оформлению пояснительной записки:

1.Пояснительная записка должна содержать анализ задания с его формализацией и разбивкой схемы на блоки. Пример: «таймер представляет собой каскад 2/10 счетчиков, работающих с частотой 1 Гц, …».

2.Предварительное составление временных диаграмм вручную требуется только тогда, когда оно необходимо для анализа задачи. Во всех остальных случаях достаточно результатов моделирования схемы.

3.Электрические принципиальные схемы оформляются в среде Max+Plus II, и, вместе с результатами моделирования, являются главным итогом работы над курсовым проектом.

4.Создается только цифровая часть схемы. Все кнопки, транзисторные ключи, источники питания, тактовых сигналов и т.п. являются внешними по отношению к схеме, не изображаются, не разрабатываются.

5.Внешние сигналы задаются на временных диаграммах вручную либо формируются служебными схемами, разработанными для тестирования основной схемы.

6.Сложные схемы рекомендуется разбивать на блоки и моделировать отдельно по блокам.

7.В схемах допускается использовать только модели интегральных схем семейства 7400 и примитивы ЛЭ Max+Plus (AND2, NAND3, …), а также любые примитивы-триггеры (DFF, DFFE, JKFF, …).

8.Использование параметризованных мега-функций Max+Plus и описание схем на текстовых языках (*HDL) не допускается.

9.Неиспользуемые входы моделей микросхем и примитивов требуется подключить к GND или VCC.

10.Не допускается подключать к выходам схемы (примитивам «output») выходы комбинаторных схем, являющихся частями синхронных последовательностных схем без буферного D-триггера.

11.К пояснительной записке, содержащей описание принципа действия схемы, требуется приложить созданный проект Max+Plus, а также схемы и временные диаграммы в формате PDF (создаются через функцию печати).