|
|
C8051F060/1/2/3/4/5/6/7 |
|||
|
|
Mixed Signal ISP FLASH MCU Family |
|||
|
|
|
|
||
|
|
|
|
|
|
АНАЛОГОВЫЕ ПЕРИФЕРИЙНЫЕ |
- Граничное сканирование в соответствие с протоколом IEEE1149.1 |
||||
МОДУЛИ |
- Полный комплект средств для разработки и отладки. |
||||
ВЫСОКОПРОИЗВОДИТЕЛЬНОЕ 8051- |
|||||
- Два 16-разр. АЦП последовательного приближения |
|||||
Разрядность: 16 бит. |
СОВМЕСТИМОЕ ПРОЦЕССОРНОЕ |
||||
Нелинейность ±0,75 МЗР. Непропадание кодов. |
ЯДРО |
||||
Программируемая скорость преобразования (до 1 млн. |
- Конвейерная архитектура; 70% команд выполняются за 1 или 2 |
||||
преобразований в секунду). |
|||||
системных тактовых цикла. |
|||||
Функционирует как один дифференциальный АЦП или как два |
|||||
- Производительность до 25MIPS при тактовой частоте 25MHz. |
|||||
однофазных АЦП. |
|||||
- Гибкая система прерываний. |
|||||
Прямой доступ к памяти; данные сохраняются в ОЗУ без |
|||||
ПАМЯТЬ |
|||||
вмешательства со стороны программы. |
|||||
Формирование прерывания при попадании результата |
- 4352 (4k + 256) байт внутреннего ОЗУ данных. |
||||
- 64 Кбайт (C8051F060/1/2/3/4/5) или 32 Кбайт ((C8051F066/7) |
|||||
преобразования в заданный диапазон значений. |
|||||
FLASH-памяти; возможно внутрисистемное программирование |
|||||
- 10-разр. АЦП посл. приближения (C8051F060/1/2/3) |
|||||
Программируемая скорость преобразования (до 200 тыс. |
FLASH-памяти секторами по 512 байт. |
||||
- Интерфейс внешней (64 Кбайт) памяти данных с возможностью |
|||||
преобразований в секунду). |
|||||
мультиплексированного и немультиплексированного режимов |
|||||
До 8-ми внешних входов (программируются как одиночные |
|||||
работы (C8051F060/2/4/6). |
|||||
или дифференциальные). |
|||||
Встроенный датчик температуры. |
ЦИФРОВЫЕ ПЕРИФЕРИЙНЫЕ |
||||
- Два 12-разрядных ЦАП (C8051F060/1/2/3) |
МОДУЛИ |
||||
Синхронизация выходов с таймерами для генерации сигнала |
- 59 портов ввода/вывода общего назначения (C8051F060/2/4/6). |
||||
без фазовых искажений. |
|||||
- 24 порта ввода/вывода общего назначения (C8051F061/3/5/7). |
|||||
- Три аналоговых компаратора |
|||||
- Встроенные контроллер CAN 2.0B (C8051F060/1/2/3). |
|||||
Программируемые гистерезис/время отклика. |
2 |
|
|||
- Источник опорного напряжения |
-Последовательные интерфейсы SMBus (I C- совместимый), SPI и |
||||
два УАПП (доступны одновременно). |
|||||
- Прецизионная схема слежения за напряжением |
- Программируемый массив 16-разрядных таймеров/счетчиков |
||||
питания/детектор снижения напряжения питания |
(ПМС) с шестью модулями захвата/сравнения. |
||||
ВСТРОЕННЫЙ JTAG ОТЛАДЧИК И |
- Пять 16-разрядных таймеров/счетчиков общего назначения. |
||||
- Отдельный сторожевой таймер. |
|||||
ИНТЕРФЕЙС ГРАНИЧНОГО |
- Двунаправленный вывод сброса. |
||||
СКАНИРОВАНИЯ |
ИСТОЧНИКИ ТАКТОВЫХ |
||||
- Встроенный отладчик обеспечивает «неразрушающую» |
ИМПУЛЬСОВ |
||||
внутрисхемную/внутрисистемную отладку в режиме реального |
- Внутренний калибруемый прецизионный генератор 24,5МГц. |
||||
времени (без эмулятора). |
|||||
- Внешний генератор: кварцевый, RC-, C-, или счетчик. |
|||||
- Расстановка точек останова и временных меток, пошаговая |
|||||
НАПРЯЖЕНИЕ ПИТАНИЯ: 2.7V…3.6V |
|||||
отладка, слежение за стеком; контроль/модификация памяти и |
|||||
регистров. |
- Различные режимы управления энергопотреблением. |
||||
- Производительность на уровне эмуляторов с отладочными |
КОРПУСА: 100-выв. TQFP, 64-выв. TQFP. |
||||
кристаллами, специальными адаптерами и разъемами. |
РАБОЧАЯ ТЕМПЕРАТУРА: -40°C…+85°C |
||||
|
|
|
|
|
|
|
|
|
|
|
|
ANALOGPERIPHERALS
|
16-bit |
|
|
|
|
|
|
|
|
1 Msps |
|
|
DMA |
|
|
||
|
ADC |
|
|
|
|
|||
|
|
|
|
Interface |
|
|||
|
16-bit |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
||
|
1 Msps |
|
|
+ + |
+ |
|
||
|
ADC |
|
|
- |
- |
|
||
|
|
|
|
-VOLTAGE |
||||
|
|
VREF |
||||||
|
|
|
|
|
COMPARATOR |
|||
|
|
|
|
|
||||
|
|
|
|
|
|
|
S |
|
AMUX |
10-bit |
|
|
|
|
12-Bit |
||
|
|
|
|
DAC |
||||
|
TEMP |
|
||||||
200ksps |
|
|
|
|
||||
|
|
SENSOR |
|
|
|
|||
|
ADC |
|
|
|
|
12-Bit |
||
|
|
|
|
|
||||
DAC
C8051F060/1/2/3Only
DIGITALI/O |
||||
CAN 2.0B |
CROSSBAR |
Port 0 |
||
|
||||
UART1 |
|
|
||
C8051F060/1/2/3 |
|
Port 1 |
||
UART0 |
|
|
Port 2 |
|
SMBus |
|
|
Port 3 |
|
|
|
|
||
SPI Bus |
|
|
Port 4 |
|
PCA |
ExternalMemory |
|
||
Timer 0 |
Interface |
Port 5 |
||
Timer 1 |
Port 6 |
|||
|
|
|||
Timer 2 |
|
|
||
|
|
|
||
Timer 3 |
|
|
Port 7 |
|
Timer 4 |
100 pin Only |
|||
HIGH-SPEED CONTROLLER CORE
8051CPU |
64/32 kB |
|
4352 B |
|
JTAG |
||
(25MIPS) |
ISP FLASH |
|
SRAM |
|
|||
|
|
|
|||||
22 |
|
DEBUG |
|
CLOCK |
|
SANITY |
|
INTERRUPTS |
|
CIRCUITRY |
|
CIRCUIT |
CONTROL |
||
Ред. 1.2 7/04
Copyright © 2004 by Silicon Laboratories
C8051F060/1/2/3/4/5/6/7
Примечания
Ред. 1.2 |
2 |
C8051F060/1/2/3/4/5/6/7
СОДЕРЖАНИЕ
1.КРАТКИЙ ОБЗОР………………………………………………………………………….. 19
1.1.Процессорное ядро CIP-51ТМ………………………………………………………….25
1.1.1.Полная совместимость со стандартом 8051……………………………………….25
1.1.2.Улучшенная производительность……………..……………………………..…….25
1.1.3.Дополнительные функции…………………………………..…………………..….26
1.2.Встроенная память...……………………………………………………………………….27
1.3.JTAG отладчик и интерфейс граничного сканирования………………...………………28
1.4.Программируемые цифровые порты ввода/вывода и матрица соединений……………29
1.5.Программируемый массив счетчиков (ПМС)…………………………………………….30
1.6.Контроллер локальной сети (CAN)……………………………………………………….31
1.7.Последовательные порты…………………………………...……………………………..32
1.8.16-разрадные аналого-цифровые преобразователи………………………………………33
1.9.10-разрадный аналого-цифровой преобразователь……………………………………..34
1.1012-разрядные цифро-аналоговые преобразователи…………………………………...35
1.11.Аналоговые компараторы……………………………………………………………….36
2.ПРЕДЕЛЬНО ДОПУСТИМЫЕ ПАРАМЕТРЫ…..........…………...…............................. 37
3.ОСНОВНЫЕ ЭЛЕКТРИЧЕСКИЕ ПАРАМЕТРЫ……………………............................. 38
4.ОПИСАНИЕ КОРПУСОВ И ВЫВОДОВ..................................…………........................... 39
5.16-разрядные АЦП (АЦП0 и АЦП1)…………………………………….…………………51
5.1.Однофазный и дифференциальный режимы работы…………………………………….52
5.1.1.Псевдо-дифференциальные входы.………………………………………...……52
5.2.Источник опорного напряжения………………….…………………………………..….53
5.3.Режимы работы АЦП…………..……………..…………..………………………………..54
5.3.1.Запуск преобразования………………………...……………………………………54
5.3.2.Режимы слежения………………………………………………………..………….54
5.3.3.Время установления……………………………………………………………….56
5.4.Калибровка……………………………………………………………………………….…66
5.5.Программируемый детектор диапазона АЦП0………………..………………………....69
6.Интерфейс прямого доступа к памяти (DMA0)………...…………….……………………75
6.1.Запись в буфер команд……..………………………………………………...…………….75
6.2.Формат команд DMA0…..…….……………………………………………………………76
6.3.Настройка и адресация XRAM…………………..……………………………………..….76
6.4.Выполнение команд в режиме 0…………………………………………………………..77
6.5.Выполнение команд в режиме 1…………………...………………………………………78
6.6.Источники прерываний……..………………………..…………………………………….79
6.7.Предупреждения и ошибки при переполнении буфера данных………………...……...79
7.10-разрядный АЦП (АЦП2, C8051F060/1/2/3)…………………………………………….87
7.1.Аналоговый мультиплексор…………………………………..……………………...…….88
7.2.Режимы работы АЦП2……………………………………..……………………………..89
7.2.1.Запуск преобразования……………………………...………………………………89
7.2.2.Режимы слежения……………………………………..…………………………….90
7.2.3.Время установления…………………………………..…………………………….91
7.3.Программируемый детектор диапазона АЦП2…………………………………...……...97
7.3.1.Детектор диапазона в однофазном режиме…………………………………..……99
3 |
Ред. 1.2 |
C8051F060/1/2/3/4/5/6/7
7.3.2.Детектор диапазона в дифференциальном режиме…………………….………100
8.12-разрядные ЦАП (ЦАП0 и ЦАП1, C8051F060/1/2/3)…………………………………103
8.1.Формирование выходного сигнала ЦАП………………………………………………104
8.1.1.Обновление выходного сигнала “по требованию”…………………………..….104
8.1.2.Обновление выходного сигнала при переполнении таймера………..………….104
8.2.Форматирование входных данных ЦАП………………………………………………104
9.ИСТОЧНИК ОПОРНОГО НАПРЯЖЕНИЯ (C8051F060/2)…………………………111
10.ИСТОЧНИК ОПОРНОГО НАПРЯЖЕНИЯ (C8051F061/3)…………………………113
11.ИСТОЧНИК ОПОРНОГО НАПРЯЖЕНИЯ (C8051F064/5/6/7)………………….….115
12.КОМПАРАТОРЫ…………………………………………………………………………...117
12.1.Входы компаратора……………………………………………………………………119
13.ПРОЦЕССОРНОЕ ЯДРО CIP-51…………………………………………………………123
13.1.Система команд………………………………………………………………………….125
13.1.1.Команды и тактирование………………………………………………………125
13.1.2.Команда MOVX и память программ…………………………………………….125
13.2.Организация памяти……………………………………………………………………..130
13.2.1.Память программ…………………………………………………………………130
13.2.2.Память данных……………………………………………………………………131
13.2.3.Регистры общего назначения……………………………………………………131
13.2.4.Ячейки памяти с битовой адресацией………………………………………….131
13.2.5.Стек………………………………………………………………………………..131
13.2.6.Регистры специального назначения…………………………………………….132
13.2.6.1.Страницы SFR………………………………………………………….…132
13.2.6.2.Прерывания и страницы SFR…………………………………………....132
13.2.6.3.Пример стека страниц SFR………………………………………………134
13.2.7.Описание регистров………………………………………………………………148
13.3.Обработка прерываний………………………………………………………………….151
13.3.1.Источники и векторы прерываний………………………………………………151
13.3.2.Внешние прерывания…………………………………………………………….151
13.3.3.Приоритеты прерываний…………………………………………………………153
13.3.4.Задержка обработки прерываний……………………………………………….153
13.3.5.Описание регистров прерываний……………………………………………….154
13.4.Режимы управления электропитанием…………………………………………………160
12.4.1.Режим ожидания………………………………………………………………….160
12.4.2.Режим остановки…………………………………………………………………161
14.ИСТОЧНИКИ СБРОСА…………………………………………………………………..163
14.1.Сброс при включении питания...........................................………..............…………...164
14.2.Сброс при исчезновении питания............…………………...........……........................164
14.3.Внешний сброс…………………………...............………...............................................164
14.4.Сброс от детектора исчезновения тактирования...............……….................................165
14.5.Сброс от Компаратора 0........................................................………...............................165
14.6.Сброс от внешнего вывода CNVSTR2...................................………......................…...165
14.7.Сброс от сторожевого таймера..................................................……......................….....165
14.7.1.Включение/сброс WDT………………………………………………………….166
14.7.2.Отключение WDT………………………………………………………………..166
14.7.3.Блокировка отключения WDT…………………………………………………..166
14.7.4.Установка временного интервала (таймаута) WDT……………………………166
Ред. 1.2 |
4 |
C8051F060/1/2/3/4/5/6/7
15.ГЕНЕРАТОРЫ………………………………………………………………………………171
15.1.Программируемый внутренний генератор…………………………………………….171
15.2.Схема возбуждения внешнего генератора……………………………………………..173
15.3.Выбор источника системного тактового сигнала……………………………………...173
15.4.Пример использования внешнего резонатора.....................................................……..175
15.5.Пример использования RC-генератора.......................................................................…175
15.6.Пример использования внешнего генератора с конденсатором............……………175
16.FLASH-ПАМЯТЬ…………………………………………………………………………...177
16.1.Программирование FLASH-памяти.......................……......…............................………177
16.2.Долговременное хранение данных....………….................................………………….178
16.3.Защита FLASH-памяти.................................………...............................................…….179
16.3.1.Обзор методов защиты FLASH-памяти………………………………………....183
17.ИНТЕРФЕЙС ВНЕШНЕЙ ПАМЯТИ ДАННЫХ И
ВСТРОЕННАЯ ПАМЯТЬ XRAM…………………...……………………………………187
17.1.Доступ к памяти XRAM…………...………………….……………………………….187
17.1.1.Пример использования команды MOVX с 16-разрядным адресом…………..187
17.1.2.Пример использования команды MOVX с 8-разрядным адресом…………….187
17.2.Настройка интерфейса внешней памяти……………………………………………….188
17.3.Выбор и настройка портов………………………………………………………………188
17.4.Мультиплексированный и не мультиплексированный режимы работы...…………..190
17.4.1.Мультиплексированный режим…………………………………………………190
17.4.2.Не мультиплексированный режим………………………………………………191
17.5.Выбор режима доступа к памяти……………………………………………………….192
17.5.1.Режим доступа только к внутренней памяти XRAM…………………………..192
17.5.2.Режим раздельного доступа без выбора банка…………………………………192
17.5.3.Режим раздельного доступа с выбором банка………………………………….193
17.5.4.Режим доступа только к внешней памяти………………………………………193
17.6.Тактирование и динамические параметры……………………………………………..194
17.6.1.Не мультиплексированный режим………………………………………………196
17.6.2.Мультиплексированный режим…………………………………………………199
18.ПОРТЫ ВВОДА/ВЫВОДА………………………………………………………………..203
18.1.Порты 0…3 и приоритетный декодер матрицы……………………………………….205
18.1.1.Назначение и распределение выводов при помощи матрицы………………...205
18.1.2.Настройка выходных драйверов портов………………………………………..206
18.1.3.Настройка выводов портов как цифровых входов……………………………..207
18.1.4.Слаботоковые подтяжки…………………………………………………………207
18.1.5.Настройка выводов Портов 1 и 2 как аналоговых входов………………….….207
18.1.6.Пример назначения выводов при помощи матрицы…………………………...208
18.2.Порты 4…7 (только C8051F060/2/4/6)………………………………………………..219
18.2.1.Настройка портов, не имеющих внешние выводы……………………………..219
18.2.2.Настройка выходных драйверов портов………………………………………..219
18.2.3.Настройка выводов портов как цифровых входов……………………………..219
18.2.4.Слаботоковые подтяжки…………………………………………………………219
18.2.5.Интерфейс внешней памяти……………………………………………………..220
19.КОНТРОЛЛЕР ЛОКАЛЬНОЙ СЕТИ (CAN0, C8051F060/1/2/3)……………….……225
19.1.Функционирование контроллера CAN………………………………………………....227
19.2.Регистры CAN……………………………………………………………………………228
19.2.1.Регистры протокола контроллера CAN……………………………………..….228
5 |
Ред. 1.2 |
C8051F060/1/2/3/4/5/6/7
19.2.2.Регистры объектного интерфейса сообщений………………………………….228
19.2.3.Регистры обработчика сообщений………………………………………………228
19.2.4.Регистры специального назначения CIP-51…………………………………….229
19.2.5.Использование CAN0ADR, CAN0DATH, CAN0DATL
для доступа к регистрам CAN……………………………………..…………..229
19.2.6.Функция автоинкремента CAN0ADR……………………………………..……229
20.МОДУЛЬ SMBus / I2C (SMBUS0)………………………………………………………...235
20.1.Техническая документация……………………………………………………………..236
20.2.Протокол SMBus…………………………………………………………………………236
20.2.1.Арбитраж………………………………………………………………………….237
20.2.2.Растягивание тактового сигнала………………………………………………...237
20.2.3.Таймаут низкого уровня на линии SCL…………………………………………237
20.2.4.Таймаут высокого уровня на линии SCL (шина SMBus свободна)…………..237
20.3.Режимы работы модуля SMBus………………………………………………………...238
20.3.1.Режим ведущего передатчика……………………………………………………238
20.3.2.Режим ведущего приемника……………………………………………………..238
20.3.3.Режим ведомого передатчика……………………………………………………239
20.3.4.режим ведомого приемника……………………………………………………..239
20.4.Регистры специального назначения модуля SMBus…………………………………..241
20.4.1.Регистр управления………………………………………………………………241
20.4.2.Регистр установки скорости передачи данных…………………………………244
20.4.3.Регистр данных…………………………………………………………………..245
20.4.4.Регистр адреса……………………………………………………………………245
20.4.5.Регистр состояния………………………………………………………………..246
21.МОДУЛЬ SPI (SPI0)………………………………………………………………………..251
21.1.Описание сигналов шины SPI…………………………………………………………..252
21.1.1.Выход ведущего, вход ведомого (MOSI)……………………………………….252
21.1.2.Вход ведущего, выход ведомого (MISO)……………………………………….252
21.1.3.Тактовые импульсы (SCK)……………………………………………………….252
21.1.4.Выбор ведомого (NSS)…………………………………………………………..252
21.2.Функционирование SPI0 в режиме ведущего……….……………………………….253
21.3.Функционирование SPI0 в режиме ведомого………………………………………….255
21.4.Источники прерываний модуля SPI0……………………………………………..……255
21.5.Тактирование…………………………………………………………………………….256
21.6.Регистры специального назначения модуля SPI………………………………………258
22.УАПП0……………………………………………………………………………………….265
22.1.Режимы работы УАПП0………………………………………………………………..266
22.1.1.Режим 0: синхронный режим……………………………………………………266
22.1.2.Режим 1: 8-разр. УАПП, изменяемая скорость передачи……………………..267
22.1.3.Режим 2: 9-разр. УАПП, фиксированная скорость передачи…………………269
22.1.4.Режим 3: 9-разр. УАПП, изменяемая скорость передачи…………...…………270
22.2.Поддержка связи с несколькими МК…………………………………………………..271
22.2.1.Установка маскированного адреса…………………………………………..…271
22.2.2.Широковещательная адресация………………………………………………...271
22.3.Определение ошибок формата и ошибок передачи…………………………………..272
23.УАПП1……………………………………………………………………………………….277
23.1.Усовершенствованный режим генерации скорости передачи………………………..278
23.2.Режимы работы УАПП1………………………………………………………………..279
Ред. 1.2 |
6 |
C8051F060/1/2/3/4/5/6/7
23.2.1.8-разрядный УАПП………………………………………………………………279
23.2.2.9-разрядный УАПП…………………………………………..…………………..280
23.3.Поддержка связи с несколькими МК…………………………………………………..281
24.ТАЙМЕРЫ…………………………………………………………………………………..287
24.1.Таймер 0 и Таймер 1…………………………………………………………………….287
24.1.1.Режим 0: 13-разрядный таймер/счетчик………………………………………..287
24.1.2.Режим 1: 16-разрядный таймер/счетчик………………………………………..289
24.1.3.Режим 2: 8-разрядный таймер/счетчик с автоперезагрузкой………………….289
24.1.4.Режим 3: два 8-разрядных таймера/счетчика (только Таймер 0)……………...290
24.2.Таймер 2, Таймер 3 и Таймер 4…...…………………………………………………….295
24.2.1.Работа Таймеров 2, 3 и 4 в режиме обратного отсчета………………………295
24.2.2.Режим захвата…………………………………………………...………………..296
24.2.3.Режим автоперезагрузки……………..…………………………………………..297
24.2.4.Режим инвертирования выхода……..…………………………………………..298
25.ПРОГРАММИРУЕМЫЙ МАССИВ СЧЕТЧИКОВ……………………………………303
25.1.Таймер/Счетчик модуля ПМС………………………………………………………….304
25.2.Модули захват/сравнение………………………………………………………………305
25.2.1.Режим захвата по фронту сигнала………………………………………………306
25.2.2.Режим программного таймера (сравнения)…………………………………….307
25.2.3.Режим высокоскоростного выхода……………………………….……………..308
25.2.4.Режим выхода заданной частоты………………………………………………..309
25.2.5.Режим 8-разрядного широтно-импульсного модулятора……………………...310
25.2.6.Режим 16-разрядного широтно-импульсного модулятора……………….…...311
25.3.Описание регистров модуля ПМС……………………………………………………..312
26.ИНТЕРФЕЙС JTAG (IEEE 1149.1)……………………………………………………….317
26.1.Граничное сканирование……………………………………………………………….318
26.1.1.Команда EXTEST…………………………………………………………………321
26.1.1.Команда SAMPLE………..………………………………………………………321
26.1.1.Команда BYPASS…..……………………………………………………………321
26.1.1.Команда IDCODE…..……………………………………………………………321
26.2.Команды программирования Flash-памяти……………………………………………322
26.3.Средства поддержки отладки…………………………………………………………..325
27.СПИСОК ИЗМЕНЕНИЙ…………..…………………………………………………….327
27.1.Отличия ред.1.2 от ред.1.1…………………………………………………………….327
7 |
Ред. 1.2 |
C8051F060/1/2/3/4/5/6/7
Примечания
Ред. 1.2 |
8 |