МИНОБРНАУКИ РОССИИ

САНКТ-ПЕТЕРБУРГСКИЙ ГОСУДАРСТВЕННЫЙ ЭЛЕКТРОТЕХНИЧЕСКИЙ УНИВЕРСИТЕТ

«ЛЭТИ» ИМ. В. И. УЛЬЯНОВА (ЛЕНИНА)

Кафедра ЭПУ

КУРСОВОЙ ПРОЕКТ

по дисциплине «Цифровая схемотехника»

Тема: Разработка устройства обучения сложению целых чисел

Студент гр. 9201		Рауан М.
Преподаватель		Ухов А.А.

Санкт-Петербург

2022

ЗАДАНИЕ

на курсовой ПРОЕКТ

Студент Рауан М.
Группа 9201
Тема работы: Разработка устройства обучения сложению целых чисел
Исходные данные: Разработать цифровую схему устройства обучения детей сложению целых чисел. Одноразрядные десятичные операнды для сложения выводятся на 7-сегментные индикаторы, под каждым из которых 10 кнопок для ввода цифр 0-9. Нажатие на каждую кнопку подает лог. «0» на вход схемы, что обновляет индикатор новым операндом сложения. Дополнительная кнопка «=» запускает процесс сложения чисел. Результат сложения выводится на группу из 2-х 7-сегментных индикаторов. Тактирование устройства – от внешнего генератора на 100 Гц. Предусмотреть синхронную защиту от дребезга всех кнопок.
Содержание пояснительной записки: «Содержание», «Введение», «Заключение», «Список использованных источников»
Предполагаемый объем пояснительной записки: Не менее 15 страниц.
Дата выдачи задания:
Дата сдачи курсового проекта:
Дата защиты курсового проекта:
Студент		Рауан М.
Преподаватель		Ухов А.А.

Аннотация

В курсовом проекте разрабатывалась схема устройства обучения сложении целых чисел. Данная работа проводилась в программном обеспечении Max+Plus.

Summary

In the course project, a learning scheme for the addition of integers was developed. This work was carried out in the Max + Plus program.

СОДЕРЖАНИЕ

Y

МИНОБРНАУКИ РОССИИ 1

«ЛЭТИ» ИМ. В. И. УЛЬЯНОВА (ЛЕНИНА) 1

ВВЕДЕНИЕ 5

1. СХЕМА УСТРОЙСТВА 6

1.1. Схема защиты от дребезга 6

1.2. Схема защиты от дребезга 10 кнопок 6

1.3. Схема шифратора 6

1.4. Схема вывода цифры на индикатор по нажатию кнопки 7

1.5. Схема преобразования 5-разрядного числа в два 4-разрядных 7

1.6. Схема параллельного регистра сдвига 8

1.7. Схема полусумматора 9

1.8. Схема полного сумматора 10

1.9. Схема устройства обучения сложению целых чисел 11

2. Тактовая диаграмма работы устройства 12

ЗАКЛЮЧЕНИЕ 13

СПИСОК ИСПОЛЬЗУЕМЫХ ИСТОЧНИКОВ 14

ВВЕДЕНИЕ

В данной работе разрабатывалась цифровая схема устройства обучения сложению целых чисел. В работе приведены основная схема и схемы составных блоков, и описан их принцип работы. Для общей схемы приведена тактовая диаграмма.

1. СХЕМА УСТРОЙСТВА

1. Схема защиты от дребезга

Цифровая схема защиты от дребезга приведена на рисунке 1. В схеме присутствует три входа: CLK – вход тактирования; nRST – вход сброса; CKE – вход разрешения; IN – входной сигнал. Данный блок имеет название drep.

Рисунок 1 – Схема защиты от дребезга

2. Схема защиты от дребезга 10 кнопок

Данная схема приведена на рисунке 2. Принцип работы схемы не отличается от работы drep, данный блок защищает от дребезга 10 кнопок. Данный блок имеет название key_deb

Рисунок 2 – Схема зашиты от дребезга 10 кнопок (drep – защита от дребезга)

3. Схема шифратора

Данная схема приведена на рисунке 3. Схема преобразует нажатие на конкретную кнопку в двоичное 4-разрядное число, соответствующее названию кнопки. Данный блок имеет название shifrator.

Рисунок 4 – Схема шифратора

4. Схема вывода цифры на индикатор по нажатию кнопки

Данная схема приведена на рисунке 5. Схема включает в себя защиту от дребезга, шифратор и вывод числа на 7-сегментный индикатор. Данный блок имеет название vivodnaindicator.

Рисунок 5 – схема вывода цифры на индикатор кнопки (shifrator – шифратор, key_deb – защита от дребезга)

5. Схема преобразования 5-разрядного числа в два 4-разрядных

Данная схема приведена на рисунке 6. Схема позволяется преобразовать 5-разрядное число в два 4-разрядных, где первое отвечает за 1 разряд десятичного числа, а второе за 2 разряд.

Рисунок 6 – Схема преобразования 5-разрядного числа в два 4 разрядных

Рисунок 7 – Тактовая диаграмма 5-4

Из рисунка 7, можно убедиться, что данная схема работает правильно.

6. Схема параллельного регистра сдвига

Данная схема приведена на рисунке 7. Схема передает сигнал дальше при разрешении. Данный блок имеет название registr.

Рисунок 7 – Схема параллельного сдвигового регистра

7. Схема полусумматора

На рисунке 8 представлена схема полусумматора с выходом переноса. Данный блок имеет название polusum.

Рисунок 8 – Схема полусумматора

8. Схема полного сумматора

На рисунке 9 представлена схема полного сумматора двух 4-разрядных чисел. Данная схема состоит из четырех полусумматоров polusum. Данный блок имеет название summator.

Рисунок 9 – Схема полного сумматора (polusum – полусумматор)

9. Схема устройства обучения сложению целых чисел

Полная схема представлена на рисунке 10. Данная схема включает в себя все вышеперечисленные блоки, и выводит результат на два 7-сегментных индикатора (7447). EQUALS – кнопка «=».

Однако так как кнопкой EQUALS должен запускаться именно процесс расчета суммы, то регистр после summator требуется убрать и добавить по регистру на выходы A[3..0] и B[3..0], но так как в программе ограничено количество используемых одновременно логических элементов, у меня не получилось реализовать именно так. Поэтому в схеме имеется регистр после summator, который по нажатию на кнопку «=», выводит результат суммирования на индикаторы.

Рисунок 10 – Схема устройства обучению сложения целых чисел.

На вход схемы приходит сигнал от двух кнопок (B1_[9..0] и B2_[9..0]), дальше это сигнал проходит через защиту от дребезга и переводиться шифратором в два 4-х разрядных двоичных числа (значения выводятся на индикаторы). После этого по кнопке «=» (EQUALS) происходит суммирование этих чисел, на выходе получаем пяти разрядное двоичное число. Это число поступает на вход 5-4, который преобразует это число в два 4-х разрядных числа, и через регистры выводит их на индикаторы.

2. Тактовая диаграмма работы устройства

На рисунке 11-13 приведена тактовая диаграмма работы устройства. Происходит сложение цифр «2» и «5». И последующее сложение цифр «7» и «4».

Рисунок 11 – Первая часть тактовой диаграммы

Рисунок 12 – Вторая часть тактовой диаграммы

Рисунок 13 – Третья часть тактовой диаграммы

ЗАКЛЮЧЕНИЕ

В ходе курсового проекта было разработано устройство обучения сложению целых чисел. Данная работа имеет недостаток, но данную невозможно решить в данном программном обеспечении, так как в нем ограничено количество одновременно используемых логических элементов.

СПИСОК ИСПОЛЬЗУЕМЫХ ИСТОЧНИКОВ

1. Цифровая схемотехника, методические указания по проведению лабораторных занятий, внутренняя рабочая версия каф. ЭПУ // Санкт-Петербург 2016 г. 92 с.