МИНОБРНАУКИ РОССИИ
Санкт-Петербургский государственный
электротехнический университет
«ЛЭТИ» им. В.И. Ульянова (Ленина)
Кафедра ЭПУ
КУРСОВАЯ РАБОТА
по дисциплине «Цифровая схемотехника»
Тема: РАЗРАБОТКА ЭЛЕКТРОННОГО УСТРОЙСТВА
Вариант 187
Студентка гр. 9282 |
|
Зикратова А. А. |
Преподаватель |
|
Герасимов В. А. |
Санкт-Петербург
2022
ЗАДАНИЕ
на курсовую работу
Студентка: Зикратова А. А.
Группа: 9282
Тема работы: Система управления шаговым двигателем
Исходные данные:
Разработать цифровую схему, реализующую полношаговую временную диаграмму в цепях A, B, C и D, включающих транзисторные ключи, управляющие обмотками шагового двигателя:
Рис. 1 – Полношаговая временная диаграмма в цепях A, B, C и D
Размер одной клетки по оси времени на показанной временной диаграмме – программируемый и меняется от 1 до 64 мс под управлением 6-разрядного числа, поступающего на входную шину схемы от внешней группы микропереключателей. Тактирование схемы – от внешнего генератора на 1 кГц.
Содержание пояснительной записки:
разделы «Содержание», «Введение», «Заключение», «Список использованных источников»
Дата выдачи задания:
Дата сдачи курсовой работы:
Дата защиты курсовой работы:
Студентка гр. 9282 |
|
Зикратова А. А. |
Преподаватель |
|
Герасимов В. А. |
Аннотация
В данной работе для реализации системы управления шаговым двигателем разрабатывались, отлаживались и моделировались (временные диаграммы) части цифровой схемы: блок подачи 6-разрядного числа при помощи кнопок с автоповтором, делитель частоты, блок управления фазами шагового двигателя со счётчиком временных единиц.
Summary
In this paper, to implement the stepper motor control system, parts of the digital circuit were developed, debugged and simulated (time diagrams): a 6-digit number feeder with auto-repeat buttons, a frequency divider, a stepper motor phase control unit with a time unit counter.
Содержание
Y
1. АНАЛИЗ ЗАДАНИЯ 6
2. 1. Блок подачи 6-разрядного числа 7
2. 2. Блок деления частоты 9
2. 3. Блок управления фазами шагового двигателя и счётчик временных единиц 11
3. ИТОГОВАЯ СХЕМА 15
ЗАКЛЮЧЕНИЕ 18
СПИСОК ИСПОЛЬЗОВАННЫХ ИСТОЧНИКОВ 19
Введение
В данной работе представляются результаты создания и моделирования (временные диаграммы составных частей схемы и итоговой схемы) схемы управления фазами A, B, C, D в среде MAX+plus Ⅱ.
1. Анализ задания
От внешних переключателей поступает 6-разрядное число, которое программирует временную единицу от 1 мс до 64 мс – широкий диапазон изменения → ввод числа можно сделать при помощи кнопок с автоповтором.
Рис. 2 – Полношаговая временная диаграмма в цепях A, B, C и D с разбивкой на периоды
0
1
2
3
4
5
6
7
0, 1, 2, 3, 4, 5, 6, 7 – временные единицы, длительность которых меняется.
Частота тактирования CLK: f = 1 кГц → T = 1 мс (если счётчик временных единиц будет считать импульсы CLK, то длительность 1-ой временной единицы 1 мс). Пусть T = 50 мс → fCKE1 = 20 Гц → блок делителя частоты.
Нужен блок для управления подачами высокого уровня на фазы A, B, C, D в соответствии с расписанием.
2. Компоненты схемы
2. 1. Блок подачи 6-разрядного числа
Поскольку на вход схемы подаётся число от 1 до 64, то удобнее всего его изменять автоповтором. На рис. 3 представлен блок подачи числа под управление 2-х кнопок (PLUS_KEY и MINUS_KEY):
Рис. 3 – Схема блока подачи 6-разрядного числа
Тактируется схема на f = 1 кГц → для того чтобы при нажатии одной из кнопок не пройти весь диапазон мгновенно устанавливается делитель частоты на 100, представленный на рис. 3.
Блок состоит из 3-х частей: кнопки PLUS_KEY/MINUS_KEY, каскад двоичных счётчиков с управлением направления счёта 74191 и 8-битный буферный регистр с разрешением записи 74377. В зависимости от того, какая нажата кнопка - PLUS_KEY или MINUS_KEY, счётчик считает с приходом импульса на вход GN либо на увеличение (DNUP = 0) либо на уменьшение (DNUP = 1). Исключающее ИЛИ используется здесь в качестве защиты от одновременного нажатия 2-х кнопок.
Так как вводится 6-разрядное число, то используется каскадирование из 2-х 4-разрядных счётчиков. Счёт каскада счётчиков ограничен снизу (0) и сверху (63) – когда на 1x_[7..0] – 0, то воздействие кнопки MINUS_KEY блокируется выходом nMIN, а когда на 1x_[5..0] – 1, то воздействие кнопки PLUS_KEY блокируется выходом nMAX. В регистр разрешена запись тогда, когда установлено число (обе кнопки отжаты), иначе на выход регистр выдаёт записанное предыдущее число.
Рис. 4 – Схема делителя частоты на 100 для опроса внешних переключателей (кнопок)
Для создания делителя частоты на 100 использовался каскад из 2-х десятичных счётчиков 74162. Первому счётчику разрешено считать всегда (ENT, ENP = 1), а второму, когда выход переполнения первого счётчика RCO = 1.
Рис. 5 – Временная диаграмма блока подачи 6-разрядного числа
Из временной диаграммы на рис. 5 видно, что при одновременном воздействии на обе кнопки счёт не ведётся, при окончании воздействия на одну из кнопок насчитанное число со счётчика записывается в регистр.