Методы для лаб / БДЗ по СБИС для ТКС
.pdfЗадание на семестр по курсу СБИС для ТКС
Общие требования:
1.Каждое задание заключается в разработке учебного КМДП аналого-цифрового преобразователя. Один вариант дается для группы из 3-х человек
2.Задание состоит из 2 этапов, каждый этап оценивается отдельно, максимум 25 баллов, результаты выполнения этапов оцениваются на семинарах, при этом выполненную работу показывает отдельно каждая рабочая группа, баллы выставляются всем участникам рабочей группы одинаково. Отчеты по этапам должны загружаться в канвас. Этапы для каждого варианта следующие
1 этап – создание модели и моделирование АЦП по варианту на макромоделях Verilog-a
2 этап – разработка и моделирование АЦП по варианту с составными блоками на транзисторах
3.В отчете и при защите этапа должны быть показаны схемы и графики, подтверждающие характеристики схемы по варианту, и объяснены принципы работы этих схем. При моделировании АЦП на транзисторах или макромоделях должны быть получены следующие характеристики:
a.Статические (ИНЛ, ДНЛ), для всех случаев должны быть не более 0,5 МЗР на всей шкале
b.Динамические (SINAD и ENOB при входной частоте, равной одной пятой, половине, трем четвертям частоты дискретизации)
Литература:
По ОУ, компараторам, АЦП, ЦАП для всех вариантов:
a.R.J. Baker. CMOS Circuit Design, Layout, and Simulation
b.R.J. Baker. CMOS Mixed-Signal Circuit Design
c.D. Johns, K. Martin. Analog Integrated Circuit Design
d.B. Razavi. Design of Analog CMOS Integrated Circuits
e.Круглов Ю.В. Телекоммуникационные системы на кристалле, ч.1, Основы схемотехники КМДП аналоговых ИМС
f.Круглов Ю.В. Телекоммуникационные системы на кристалле, ч.2, Проектирование АЦП и ЦАП для систем цифровой связи
По АЦП последовательного приближения (SAR):
a.AN-1080. Understanding SAR ADC: Their Architecture and Comparison with Other ADCs
b.MT-021. ADC Architectures II: Successive Approximation ADCs
c.T.O. Anderson. Optimum Control Logic for Successive Approximation Analog-to-Digital Converters
По конвеерным (pipelined) АЦП:
a.AN-1023. Understanding Pipelined ADCs
b.MT-024. ADC Architectures V: Pipelined Subranging ADC
c.Lecture 22. Pipelined ADC
По сигма-дельта АЦП:
a.R. Schreier. Understanding Delta-Sigma Data Converters (первые три главы)
Варианты задания:
№ |
Архитектура |
Разрядность, |
Частота |
ENOB, |
Ток |
Fully |
|
|
|
бит |
дискретизации, |
бит, не |
потребления, |
differential |
|
|
|
|
не менее |
менее |
не более |
|
|
1 |
SAR |
7 |
100 кГц |
6 |
1,4 мА |
Да |
|
2 |
SAR |
7 |
80 |
кГц |
6 |
1 мА |
Нет |
3 |
SAR |
8 |
80 |
кГц |
7 |
1 мА |
Да |
4 |
SAR |
8 |
70 |
кГц |
7 |
0,9 мА |
Нет |
5 |
SAR |
9 |
50 |
кГц |
8 |
0,9 мА |
Да |
6 |
Конвейерный |
7 |
5 МГц |
6 |
1,4 мА |
Нет |
|
7 |
Конвейерный |
7 |
10 |
МГц |
6 |
1 мА |
Да |
8 |
Конвейерный |
8 |
12 |
МГц |
7 |
1 мА |
Нет |
9 |
Конвейерный |
8 |
14 |
МГц |
7 |
0,9 мА |
Да |
10 |
Конвейерный |
9 |
20 |
МГц |
8 |
0,9 мА |
Нет |
11 |
Flash |
6 |
10 |
МГц |
5 |
20 мА |
Да |
12 |
Flash |
6 |
15 |
МГц |
5 |
25 мА |
Нет |
13 |
Flash |
6 |
20 |
МГц |
5 |
30 мА |
Да |
14 |
Flash, 2 step |
6 |
10 |
МГц |
5 |
20 мА |
Нет |
15 |
Flash, 2 step |
6 |
20 |
МГц |
5 |
30 мА |
Да |
16 |
Сигма-дельта |
9 |
80 |
кГц |
8 |
1,4 мА |
Нет |
17 |
Сигма-дельта |
9 |
60 |
кГц |
8 |
1 мА |
Да |
18 |
Сигма-дельта |
10 |
50 |
кГц |
9 |
1 мА |
Нет |
19 |
Сигма-дельта |
10 |
40 |
кГц |
9 |
0,9 мА |
Да |
20 |
Сигма-дельта |
11 |
20 |
кГц |
10 |
0,9 мА |
Нет |
Примечания:
1.Логические элементы во всех схемах можно использовать идеальные, на основе Verilog-A
2.Все источники напряжений и токов можно использовать идеальные
3.Для SAR АЦП нужно использовать ЦАП на конденсаторах, ключи можно использовать идеальные. Логику последовательного приближения нужно брать из рис.1 из статьи [Anderson]
4.Конвейерный АЦП должен состоять из каскадов по 1,5 бита и 4 бита. Например, если нужно разработать 8 бит АЦП, то он должен состоять из каскадов 1,5+1,5+1,5+1,5+4 бит
5.Сигма дельта модулятор должен быть второго порядка, цифровой фильтр можно сделать на основе Verilog-A блока
6.В параллельном АЦП необходимо использовать простую схему для исправления пузырьковых ошибок (см. пособие Круглова). Декодер из термометрического кода в позиционный можно использовать на основе ROM (как в том же пособии). Для параллельного АЦП не нужна схема выборки-хранения