Добавил:
Опубликованный материал нарушает ваши авторские права? Сообщите нам.
Вуз: Предмет: Файл:

книги / Надежность и диагностика компонентов инфокоммуникационных и информационно-управляющих систем.-1

.pdf
Скачиваний:
1
Добавлен:
20.11.2023
Размер:
3.78 Mб
Скачать

Нельзя непосредственно наблюдать значение сигнала во внутренней точке с, поэтому необходимо задать входы элемента И так, чтобы наблюдать эффект неисправности на его выходе, т.е. (a = 1, b = 1). При этих значениях изменение сигнала на входе с приводит к изменению сигнала на выходе g. В этом примере d – c – g – существенный (активизированный) путь, значения сигналов на d, e и f – условия проявления неисправности, а на b и a – условия активизации.

4.2.1. Построение тестового набора методом активизации существенного пути

Идея этого метода заключается в выборе пути от места неисправности, скажем от элемента А (неисправность Сх) через последовательность элементов B, C, … , Z к некоторому выходу схемы Y (рис. 4.8). Пути в схеме могут быть как одномерные, так и многомерные, т.е. проходящие через разветвления сразу в нескольких направлениях.

 

 

 

 

 

Сх

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

. .

.

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

A

 

 

B

 

 

. . .

 

 

 

J

 

 

 

K

 

 

 

Z

 

 

Y

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Рис. 4.8. Выбор пути

Значения непомеченных входов элементов B, C, …, Z выбираются по второму свойству так, что значения выходов элементов определяются только значениями помеченных входов, а о значении выхода элемента A можно сделать вывод, наблюдая выход z элемента Z. Значения входов элемента A должны быть заданы так, чтобы о наличии или отсутствии неисправности можно было бы судить по значению сигнала на его выходе. Эти действия называют прямой фазой активизации существенного пути или просто активизацией. Необхо-

291

димо далее так установить внешние входы, чтобы обеспечить требуемые значения на входах элементов А, B, C, …, Z. Для этого прослеживаются назад пути по схеме от входов элементов А, B, C, …, Z до внешних входов схемы и выбираются соответствующие значения сигналов на входах задействованных элементов. Эти действия называют обратной фазой активизации существенного пути, или доопределением.

Как прямая, так и обратная фазы связаны с перебором вариантов. Выбор очередного варианта происходит при возникновении противоречия в момент присвоения значений линиям схемы. Задача сокращения перебора решается путем как можно более раннего обнаружения противоречия. Это приводит к уменьшению прохождения числа путей в дереве решений.

4.2.2. Алгоритм построения тестового набора для комбинационной схемы методом активизации существенного пути

На рис. 4.9 приведен пример комбинационной схемы с неисправностью С1 на выходе элемента D1. Рассмотрим процедуру построения тестового набора:

1. Выбор условия проявления неисправности: Х1 = 0, Х2 = 0. Импликация (в нашем случае продвижение) выбранных значений в направлении выходов схемы.

Операция выполняется одновременным моделированием исправной и неисправной схемы при заданных значениях на ее линиях:

D1 = C1(X1 + X2) = 0/1 + (0/0 + 0/0) = 0/1, D4 = NOT(D1 + X3) = NOT(0/1 + X/X) = X/0, D5 = NOT(D1 + D2) = NOT(0/1 + X/X) = X/0, D7 = D4 & D5 = X/0 & X/0 = X/0,

D8 = NOT(D7 & D6) = NOT(X/0 & X/X) = X/1.

292

Х1 0

1

0/1

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Х2 0

 

 

 

 

 

 

 

D1

 

C1

 

Х/0

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

1

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Х3

 

 

 

 

D4

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

&

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

D7

 

&

 

 

 

 

 

 

 

 

Х/0

 

 

 

D8

Y

Х4

 

 

 

 

1

 

 

 

 

 

 

 

 

 

 

 

 

&

 

 

D5

 

 

 

 

 

 

Х5

 

 

 

 

 

 

 

 

 

 

D2

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Х6

Х7 & 1 D3 D6

Х8

Рис. 4.9. Пример схемы для построения теста

2.Выбор пути от места неисправности до выхода схемы: D1 – D4 – D7 – D8 = Y.

3.Активизация выбранного пути.

3.1.Участок D1 – D4: X3 = 0/0.

3.2.Импликация выбранного значения: D4 = NOT(0/1 + 0/0) =

=1/0, D7 = 1/0 & X/0 = X/0.

3.3.Участок D4 – D7: D5 = 1/X – не противоречит прежнему значению Х/0, и таким образом D5 становится равным 1/0.

3.4.Значение присваивается внутренней линии, поэтому необходимо выполнить однозначное доопределение значения на выходе элемента D5(1/X): D2 = 0/X. Однозначное доопределение – это определение единственно возможного значения аргумента, при котором значение функции равно заданному значению. Однозначно доопределить далее D2 = 0/X невозможно. Отметим этот элемент для последующего альтернативного доопределения.

3.5.Импликация полученных значений: D5 = NOT(0/1 + 0/X) =

=1/0, D7 = 1/0 & 1/0 = 1/0, D8 = NOT(1/0 & X/X) = X/1.

3.6.Участок D7 – D8: D6 = 1/X.

293

3.7.Значение присваивается внутренней линии, поэтому необходимо выполнить однозначное доопределение значения на выходе элемента D6(1/X): D3 = 0/X, Х8 = 0/0. Значение присваивается внутренней линии, поэтому необходимо продолжить однозначное доопределение значения на выходе элемента D3 = 0/X: X6 = 1/1, X7 = 1/1.

3.8.Импликация полученных значений: D8 = NOT(1/0 & 1/X) =

=0/1. Этот последний элемент завершает этап активизации.

4. Альтернативное доопределение внутренних отмеченных значений сигналов.

Х1 0

 

0/1

 

 

 

 

 

 

 

 

1

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Х2 0

 

 

C1

 

 

 

 

 

 

 

D1

 

 

1

1/0

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Х3 0

 

 

 

 

D4

 

 

 

 

 

 

 

 

 

 

 

 

&

1/0

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

D7

 

&

0/1

 

 

 

 

 

 

 

 

 

 

 

D8

Y

Х4 0

 

 

 

 

 

1

1/0

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

&

0

 

 

D5

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Х5 X

 

D2

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Х6 1

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

&

0

 

 

 

 

 

 

 

 

 

 

 

1

1

 

 

 

 

 

Х7 1

D3

 

 

 

 

 

 

 

 

 

 

 

D6

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Рис. 4.10. Результат построения теста

4.1.D2 = 0/X: X4 = 0/0.

4.2.Импликация полученных значений: D2 = 0/0 & Х/X = 0/0. Других отмеченных значений нет. Построение тестового набо-

ра завершено, результат показан на рис. 4.10.

4.2.3. Построение тестов для схем с памятью

Задача построения тестов для схем с памятью на несколько порядков сложнее, чем для комбинационных схем. Достаточно заме-

294

тить, что для схем с памятью существует бесконечное множество входных последовательностей (все последовательности длины 1, 2, 3, …), а для комбинационных схем последовательность вообще не имеет значения.

Схемы с памятью представляют на различных уровнях абстракции. В соответствии с уровнями абстракции можно говорить о функциональном и структурном тестировании. Цель функционального тестирования состоит в обнаружении несоответствия поведения ОД его таблице переходов-выходов или блок-схеме алгоритма. Для комбинационных схем при таком подходе это означает подачу 2 в степени n входных векторов (тривиальный тест), где n – число входов. В случае последовательностных схем исчерпывающий тест состоит из диагностических последовательностей, что реально возможно только для небольших схем.

Комбинационная модель последовательностной схемы

На структурном уровне задача построения тестовой последовательности для заданной одиночной неисправности последовательностной схемы сводится к задаче построения тестового набора для кратной неисправности комбинационного эквивалента последовательностной схемы.

Рассмотрим сначала комбинационный эквивалент структурного синхронного конечного автомата (рис. 4.11, где КЧ – комбинационная часть, ЭПi – элемент памяти, X – внешние входы, Y – внутренние состояния, Z – внешние выходы, С – синхровход).

Оборвем линии обратной связи Y и обозначим вновь образовавшиеся входы обратной связи как псевдовходы PI, а выходы элементов памяти – как псевдовыходы PO. На рис. 4.12 приведена схема, соответствующая этому случаю и названная комбинационной копией синхронного автомата. Заметим, что элементы памяти – это синхронные D-, T-, R-S- или J-K-триггеры.

295

Y(y1, y2, …,

 

 

 

 

 

 

 

 

 

 

 

 

Z(z1, z2, …, zm)

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

ЭП1

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

КЧ

 

 

 

 

 

 

 

 

 

 

.

 

 

 

X(x1, x2,…, xn)

 

 

 

 

 

 

 

 

.

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

ЭПi

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

.

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

.

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

ЭПn

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

C

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Рис. 4.11. Модель Хаффмана синхронного ЦУ

PI(Y)

 

 

 

 

 

 

 

 

 

 

 

Z

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

ЭП1

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

КЧ

 

 

 

.

 

 

 

 

 

 

 

 

 

 

 

.

 

 

 

 

X

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

ЭПi

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

PO(Y)

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

.

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

.

 

 

 

 

 

 

 

 

 

 

 

 

 

 

ЭПn

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Рис. 4.12. Комбинационная копия

На рис. 4.13 приведены комбинационные копии (эквиваленты) этих элементарных автоматов. Значение сигнала на входе PI представляет состояние q синхронного триггера в текущий момент времени, а на выходе PO – состояние Q в следующий момент времени.

296

Рис. 4.13. Комбинационные эквиваленты синхронных триггеров

Комбинационная копия в условной форме представляет такт работы синхронного автомата. На рис. 4.14, а показан трехразрядный сдвиговый регистр, на рис. 4.14, б – его комбинационная копия, на рис. 4.15, а – счетчик, а на рис. 4.15, б – его комбинационная копия.

 

 

 

1

 

 

 

 

 

 

2

3

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

D

D Q

 

 

 

 

D Q

 

 

 

D Q

 

 

 

 

C

 

 

 

 

C

 

 

 

C

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

C

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

а

 

 

 

 

 

 

 

 

 

 

 

D

 

 

PO1

 

 

 

 

 

 

 

 

 

D Q

 

 

 

 

 

 

 

PI1

 

PO2

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

D Q

 

 

 

 

 

 

 

PI2

 

PO3

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

D Q

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

б

Рис. 4.14. Схема сдвигового регистра (а) и его комбинационная копия (б)

297

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

q

 

 

PO2

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

T

Q

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

q

 

 

 

PO3

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

&

 

 

PI3

T

Q

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

q

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

1

 

 

 

 

 

2

 

 

 

&

 

 

 

 

3

E

T Q

 

 

 

 

T

Q

 

 

 

 

 

 

 

 

 

Т Q

C

C

 

 

 

 

C

 

 

 

 

 

 

 

 

 

 

 

С

 

 

 

 

 

 

 

 

 

 

а

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

E

 

 

T

Q

 

РО1

 

 

РI1

 

 

 

 

 

 

 

 

 

 

 

 

 

 

PI2

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

б

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Рис. 4.15. Счетчик (а) и его комбинационная копия (б)

На рис. 4.16 приведен комбинационный эквивалент счетчика из предыдущего примера, представляющий два такта его работы (копии 1 и 2). Такую модель называют итеративной. Псевдовходы первой копии представляют начальное значение счетчика, равное 000. После первого такта (копия 1) при Е = 1 счетчик переходит в состояние 001, а после второго (копия 2) при Е = 1 – в состояние 010. Для синхронного устройства каждому такту соответствует только одна копия.

Рассмотрим комбинационный эквивалент структурного асинхронного конечного автомата, представленного моделью Хаффмана на рис. 4.17.

298

 

1

 

1

 

 

 

 

 

1

 

 

0

PI1 0

 

E

T Q

PO1

 

 

PI1

E

 

 

T Q

PO1

 

q

 

 

 

 

 

 

 

 

q

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

1

PI2 0

 

 

 

 

0

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

T Q

 

 

PI2

 

 

 

T

Q

 

 

 

 

 

q

PO2

 

 

 

 

 

 

 

q

 

PO2

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

T Q

PO3

 

 

 

 

&

 

PI3

T

Q

PO3

 

 

 

 

 

 

 

 

 

 

 

 

 

&

PI3

 

0

 

 

 

 

 

 

 

 

 

 

0

q

 

 

 

 

 

 

 

 

q

 

0

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Копия 1

 

 

 

 

Копия 2

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Рис. 4.16. Итеративная модель счетчика

y

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Z

 

 

Y

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Задержка

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

X

 

 

 

КЧ

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Задержка

Задержка

Рис. 4.17. Модель Хаффмана асинхронного ЦУ

Предполагается, что комбинационная часть (КЧ) свободна от задержек, а задержки сосредоточены в линиях обратной связи. В соответствии с таким представлением можно говорить об устойчивых и неустойчивых внутренних состояниях, переходы между которыми возможны только при изменении входных сигналов X. Заметим, что в синхронных автоматах переход в следующее состояние инициируют тактовые импульсы. Под устойчивым понимается такое состоя-

299

ние, при котором значения входов элементов задержки равны их выходам. В асинхронном автомате переход из одного устойчивого состояния в другое (асинхронный такт работы) в общем случае происходит через несколько неустойчивых состояний. В комбинационном эквиваленте асинхронного автомата это выражается несколькими копиями для одного перехода, как на рис. 4.18.

Х

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

X

Z

 

X

Z

 

X

Z

 

X

Z

 

 

 

 

 

 

 

 

 

 

1

 

2

 

3

4

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

y Y

 

 

 

 

y Y

 

 

 

y Y

 

 

 

y Y

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Рис. 4.18. Пример комбинационного эквивалента асинхронного автомата

Копии 1 и 4 являются устойчивыми (y(1) = Y(1), y(4) = Y(4)), а 2 и 3 – неустойчивыми (y(2) ≠ Y(2), y(3) ≠ Y(3)) и отражают переход из одного устойчивого состояния Si в другое – Sj, например, как на рис. 4.19 (устойчивое состояние обозначено двойной окружностью).

 

Х1

 

 

Х2

Х1

Х2

 

Х2

Х2

Si

Sk

Sl

Sj

Рис. 4.19. Фрагмент графа переходов асинхронного автомата

Построение тестовой последовательности по комбинационной модели последовательностной схемы

Очевидно, что для комбинационного эквивалента последовательностной схемы может быть применен метод существенного пути для построения тестовой последовательности с определенными ограничениями и условиями:

1. Одиночная неисправность представляется n-кратной, где n – число копий.

300