4 семестр / ЭиС лаба 4
.docxМинистерство науки и высшего образования Российской Федерации
Федеральное государственное бюджетное образовательное учреждение высшего образования
«ТОМСКИЙ ГОСУДАРСТВЕННЫЙ УНИВЕРСИТЕТ СИСТЕМ УПРАВЛЕНИЯ И РАДИОЭЛЕКТРОНИКИ» (ТУСУР)
Кафедра комплексной информационной безопасности электронно-вычислительных систем (КИБЭВС)
ПРИМЕНЕНИЕ РЕГИСТРОВ И СЧЁТЧИКОВ
Отчет по лабораторной работе №4
по дисциплине «Электроника и схемотехника 2»
Вариант №12
Студент гр. 711-2
_______Е. П. Толстолес
27.05.2023
Руководитель
преподаватель каф. КИБЭВС
к.т.н., доцент
_______ А.С. Семенов
27.05.2023
1 Введение
Цель работы − овладеть навыками совместного применения регистров и счётчиков.
В ходе данной лабораторной работы требуется выполнить следующие задачи:
1. Составить таблицу истинности для всех 4-х функций согласно варианту:
𝐹10
= x&y
⊕
𝐹11
= x&
𝐹12
=
⊕z
⊕w
𝐹13 = x⊕y∨z⊕w
2. Собрать схему, используя встроенные блоки регистров, для выполнения 4-х параллельных операций над полубайтом. Организовать приём и выдачу данных согласно варианту из таблицы.
Таблица 1.1 – Задание по варианту
Приём |
Выдача |
||||
Фронт |
Тип приёма |
Тип сброса |
Фронт |
Тип выдачи |
Активный уровень сигнала read |
- |
Послед. кодом мл. разрядами вперёд |
Синхронный |
+ |
Параллельным кодом |
1 |
3. Промоделировать работу всех схем в двух режимах (timing и functional). Сравнить результаты моделирования с составленными таблицами истинности.
4. Используя заданный вариантом HDL, описать и промоделировать те же устройства. Вариант HDL: VHDL.
5. Написать выводы о проделанной работе.
2 Ход работы
2.1 Таблица истинности
В таблице 2.1 представлена таблица истинности.
Таблица 2.1 – Таблица истинности.
Входы |
Выходы |
||||||
Ст. разряд |
|
|
Мл. разряд |
F |
|||
x |
y |
z |
w |
13 |
12 |
11 |
10 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
1 |
0 |
0 |
0 |
1 |
1 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
0 |
1 |
0 |
1 |
0 |
1 |
0 |
0 |
1 |
1 |
0 |
1 |
0 |
1 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
0 |
1 |
0 |
0 |
0 |
0 |
1 |
1 |
1 |
0 |
1 |
0 |
1 |
1 |
0 |
0 |
0 |
1 |
1 |
1 |
1 |
1 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
1 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
0 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
0 |
0 |
0 |
2.2 Функциональная схема
На рисунке 2.1 представлена функциональная схема.
Рисунок
2.1 – общая bdf
схема.
На
рисунках 2.2 и 2.3 представлено моделирование
схем в двух режимах.
Рисунок 2.2 – Моделирование в режиме Timing.
Рисунок 2.3 – Моделирование в режиме Functional.
На рисунке 2.4 представлено описание устройство на VHDL.
Рисунок
2.4 – Код VHDL.
3 Заключение
В ходе данной работы были освоены навыки совместного использования регистров и счётчиков.
Были составлены таблицы истинности для заданных устройств согласно варианту.
Были собраны на холстах .bdf и промоделированы в двух режимах (timing и functional) схемы вычислителя функций и счётчиков из ЛР2.
С помощью VHDL были описаны, а также промоделированы те же устройства.
Результаты моделирования каждой схемы соответствует её таблице истинности.
Отчёт оформлен по ОС ТУСУР 2021.
Томск 2023