Добавил:
Upload Опубликованный материал нарушает ваши авторские права? Сообщите нам.
Вуз: Предмет: Файл:

ЭВМ ответы

.docx
Скачиваний:
31
Добавлен:
26.03.2015
Размер:
78.44 Кб
Скачать

Представление инфо в вычислительных машинах

Числовая и-ия в компьютере характеризуется

  1. Системой счисления (двоичная, десятичная и т.д.)

  2. Видом числа (вещественная, комплексная, массивы)

  3. Типом числа (целое, дробное, смешанное)

  4. Формой представления числа

  5. Разрядной сеткой и форматом числа

  6. Диапазоном и точностью

  7. Способом кодировки отрицательных чисел (прямым обратным и дополнительным кодами)

  8. Алгоритмом выполнения арифметических операций

Алгебраическое представление чисел

Знак числа кодируется двоичной системой счисления (0 – «+», 1 – «-»)

Для алгебраического представления чисел, т.е. с учетом знака в ЭВМ используют специальные коды:

  1. Прямой код – абсолютное значение числа (удобно для положительных чисел)

  2. Обратный код – инвертация всех чисел

  3. Дополнительный код

Операция вычитания.

Вычитаемое представляется в дополнительном коде и складывается с уменьшаемым.

Представление чисел с фиксированной и плавующей запятой.

Фиксированная запятая – естественная форма. Ограничен диапозон представления чисел

Плавующая запятая – нормальная форма. Каждое число представляется в виде мантиссы и порядка.

Системы счисления, перевод из одной системы чисел в другую

Система счисления – способ представления и изображения чисел.

  1. Позиционная – количественное значение каждой цифры зависит от ее позиции в числе. Отдельные позиции в записи числа наз-ся разрядами, а номер позиции – номер разряда. Число разрядов в записи числа наз-ся его разрядностью и совпадают с длиной числа.

  2. Непозиционная – значение каждой цифры не зависит от ее позиции (Римская система счисления)

Логические основы построения ЭВМ.

Логика ЭВМ основана на булевой алгебре.

Аксиомы:

X=1, x≠0; x=0, x≠1

1+1=1 0+0=0 0+1=1 0*0=0 1*1=1 0*1=0

Переместительный закон:

X+y=y+x x*y=y*x

Сочетательный закон:

X*(y*z)=(x*y)*z x+(y+z)=(x+y)+z

Распределительный закон:

X*(y+z)=x*y+x*z x+y*z=(x+y)*(x+z)

Закон повторения:

X+x=x x*x=x

Закон обращения:

X=y, _x=_y _(_x)=x

X*1=x x+1=1 x*_x=0 x+_x=1 x*0=0 x+0=x x+x*y=x x*y+x*_y=x (x+y)*(x+_y)=x

Логическая схема – физическое утр-во, которое реализует какую-либо логическую ф-ию.

И

x

y

Q

0

0

0

0

1

0

1

0

0

1

1

1

ИЛИ

x

y

Q

0

0

0

0

1

1

1

0

1

1

1

1


НЕ

x

Q

0

1

1

0

Эл-ты и узлы ЭВМ. Триггеры, регистры.

Триггер – устройство, обладающее 2-мя устойчивыми состояниями (Q=1 и Q=0) и способные находится в одном из них сколь угодно долго и переходить из одного состояния в другое под воздействиями внешних сигналов.

RS-триггер

Асинхронный

S

R

Q

Q+1

0

0

0

0

0

0

1

1

0

1

X

0

1

0

X

1

1

1

X

X

Синхронный

C

R

S

Q

Q+1

0

X

X

0

0

0

X

X

1

1

1

0

0

0

0

1

0

0

1

1

1

0

1

X

1

1

1

0

X

0

1

1

1

X

X

JK-триггер

J=S, K=R

C

K

J

Q

Q+1

0

X

X

0

0

0

X

X

1

1

1

0

0

0

0

1

0

0

1

1

1

0

1

X

1

1

1

0

X

0

1

1

1

0

1

1

1

1

1

0

D-триггер

C

D

Q

Q+1

0

X

0

0

0

X

1

1

1

0

X

0

1

1

X

1

T-триггер

T

C

Q

Q+1

0

X

0

0

0

X

1

1

1

1

0

1

1

1

1

0

Регистры – совокупность триггеров с определенными связями между ними, при которых они работают как единое устройство.

Последовательное – выход предыдущего соединен со входом следующего.

Параллельное – запись и чтение осуществляется одновременно.

Эл-ты и узлы ЭВМ. Счетчики.

Счетчики – устройство, подсчитывающее число импульсов, поступающих на вход. Счетчик состоит из n последовательно соединенных счетных триггеров, причем выход одного счетного триггер соединен с тактовым входом следующего триггера.

Суммирующий

Вычитающий

Реверсный

Кольцевой

Эл-ты и узлы ЭВМ. Шифратор, дешифратор.

Шифратор – кодовый преобразователь, имеющий n входов и k выходов (n=2^k). Номер входа на котором 1.

x3

x2

x1

x0

y1

y0

0

0

0

0

0

0

0

0

0

1

0

0

0

0

1

0

0

1

0

1

0

0

1

0

1

0

0

0

1

1

Дешифратор – логическая схема, имеющая n информационных входов и 2^n выходов. Подает 1 на выход, номер которого подан на вход

x1

x0

y3

y2

y1

y0

0

0

0

0

0

1

0

1

0

0

1

0

1

0

0

1

0

0

1

1

1

0

0

0

Эл-ты и узлы ЭВМ. Приоритетный шифратор.

Определяет крайнюю левую единицу в числе, поступившего на вход. На выходе номер крайнего левого разряда, в котором стоит 1.

x3

x2

x1

x0

y1

y0

0

0

0

0

0

0

0

0

0

1

0

0

0

0

1

X

0

1

0

1

X

X

1

0

1

X

X

X

1

1

Эл-ты и узлы ЭВМ. Мультиплексор, демультиплексор.

Мультиплексор – функциональный узел, предназначенный для поочередной коммутации информации от одного из n входов на общий выход.

x3

x2

x1

x0

a1

a0

y

X

X

X

1

0

0

1

X

X

1

X

0

1

1

X

1

X

X

1

0

1

1

X

X

X

1

1

1

Демультиплексор – функциональный узел, который обеспечивает передачу цифровой информации по одной входной линии на несколько выходных линий.

a1

a0

x

y3

y2

y1

y0

0

0

1

0

0

0

1

0

1

1

0

0

1

0

1

0

1

0

1

0

0

1

1

1

1

0

0

0

Эл-ты и узлы ЭВМ. Регистры с логическими обратными связями.

Случайная последовательность – последовательность из 0 и 1, в которой каждый эл-т появляется в последовательности независимо от предыдущих символов.

Тесты на случайность.

  1. Уравновешенность – число 0 и 1 равны.

  2. Корреляция – при почленном сравнении случайной последовательности с любым ее циклическим сдвигом число совпадающих символов равно числу несовпадающих.

Случайная последовательность не имеет ни начала ни конца, а псевдо случайная последовательность конечна.

Регистр с логической обратной связью описывается характеристическим многочленом

  1. Число триггеров в регистре сдвига равно степени многочлена.

  2. Число элементов обратной связи равно числу ненулевых слагаемых многочленов минус 2

  3. Номера разрядов регистра, выходы которых подаются на входы сумматоров по модулю 2, определяются из сопряженного многочлена.

Эл-ты и узлы ЭВМ. Арифметический сумматор.

Арифметический сумматор – функциональный узел, предназначенный для сложения двух n-разрядных слов. Состоит из полусумматора и n-1 полных сумматоров.

Полусумматор

a

b

S

P

0

0

0

0

0

1

1

0

1

0

1

0

1

1

0

1

Полный сумматор

P-1

a

b

S

P

0

0

0

0

0

0

0

1

1

0

0

1

0

1

0

0

1

1

0

1

1

0

0

1

0

1

0

1

0

0

1

1

0

0

0

1

1

1

1

1

Типовая структура управляющей микро ЭВМ.

Блок ЦП – центральное устройство управления и обработки информации.

ГТИ – генератор тактовых импульсов.

СК – системный контроллер. Умощняет выходы ЦП и формирует управляющие сигналы.

КПДП – контроллер прямого доступа памяти.

ШФ – шинный формирователь. Усилитель сигналов.

Блок памяти – центральное устройство хранения программ и данных

Эл-ты памяти:

  1. Энергозависимая память ОЗУ

    1. Статическая

    2. Динамическая

  2. Энергонезависимая память ПЗУ

    1. Масочная (программируется на заводе, дешевая и быстрая)

    2. С плавающими перемычками (однократно программируемые)

    3. Многократно программируемые с ультрафиолетовым стиранием.

    4. С электрическим стиранием

Блок переферийных устройств – преобразование кодов и сигналов магистралей в коды и сигналы управляемого оборудования и наоборот.

Микропроцессор К580ВМ80. Назначение, структурная схема.

АЛУ – арифметическое логическое устройство

A, B, C, D, E, H, L, M – регистры общего назначения

PBXD – регистр временного хранения информации

СПИУ – схема приращения и уменьшения на 1

АЛУ – обработка данных. Один операнд хранится в аккумуляторе, второй – в регистре временного хранения информации. Результат заносится в аккумулятор.

РОН – восемь восьмиразрядных регистров, которые расширяют возможности АЛУ. Служат внутренней памятью МП и для временного хранения операндов.

Регистр M – виртуальный регистр, в качестве которого может использоваться любая ячейка памяти, адрес которой должен быть предварительно записан в пару регистров H и L.

A – основной регистр. Аккумулятор.

Регистр PC – счетчик команд (адрес ячейки памяти, в которой помещен код выполняемой программы)

Регистр SP – указатель стека (хранит адрес последней занятой ячейки стека).

Регистр PSW состоит из регистров Z и W и содержит слово состояния процессора, содержащего содержимое регистров A и F (аккумулятор и регистр флагов).

Флаговый регистр состоит из 5 триггеров.

Флаг S – признак отрицательного результата.

Флаг Z – признак нулевого результата.

Флаг C – признак переноса из старшего разряда аккумулятора.

Флаг P – признак четности.

Флаг AC – признак переноса между полубайтами результата.

Дешифратор команд и формирователь машинных циклов – определяет код команды и по этому коду формирует последовательность циклов для выполнения дешифрованной команды.

Буферный регистр данных – временное хранение выбранного из памяти слова.

Буферный регистр адреса – адрес выполняемой команды.

Выполнение команды:

  1. Пересылка байта данных от устройства ввода

  2. Пересылка байта данных к устройству вывода

  3. Считывание байта данных из блока памяти или запись данных в блок памяти

  4. Передача в шину данных специального байта, называемого управляющим словом, предназначенного для установления правильного схемного соединения.

Способы адресации процессора К580

  1. Непосредственная – наиболее экономичный способ хранения и поиска информации, т.к. необходимые данные содержатся в самой команде.

  2. Прямая – довольно простой способ хранения и поиска информации

  3. Регистровая – код команд содержит указания на регистр или пару регистров, в которых содержатся данные

  4. Косвенная – в регистровой паре содержится 16-разрядный адрес ячейки памяти, в которой хранятся данные

Аналогово-цифровые преобразователи

АЦП – устройства предназначенные для преобразования электрических величин в цифровой код.

Операции преобразования:

  1. Дискретизация. Непрерывная ф-я u(t) преобразуется в последовательность ее отсчетов u(tn), взятых через определенный промежуток времени.

  2. Квантование. Мгновенные значения ф-и u(t) ограничиваются только определенными уровнями, которые называются уровнями квантования. Операция округления аналоговой непрерывной величины до ближайшего целового значения.

  3. Кодирование. Последовательность цифр, подчиненных определенному закону в виде двоичной последовательности из 1 и 0.

Основные характеристики АЦП:

  1. Число n разрядов выходного сигнала

  2. Разрешающая способность h (или значение вх.напряжения, за которое выходной код изменится на единицу младшего разряда)

  3. Нелинейность максимальное отклонение выходного кода от расчетного значения во всех диапазонах шкалы.

  4. Абсолютная погрешность – наибольшое отклонение выходного кода от расчетного значения в конечной точке шкалы.

  5. Время преобразования – интервал времени от момента начала преобразования до появления на выходе установившегося кода.

  6. Диапазон и полярность входного напряжения, число источников питания и т.д.