Литература / Еще что-то / Isa / ISA_BUS3
.DOC-
Когда внешняя плата является задатчиком на шине, она может использовать SYSCLK для задания длины цикла, но кроме как для выработки -0WS любой сигнал для синхронизации может быть использован.
19. OSC
Сигенал OSC вырабатывается материнской платой всегда фиксированной частотой 14.3818 Мгц. С 45-55%(по длительности) уровнем логической «1». Сигнал OSC не синхронизирован ни с SYSCLK, ни с каким-либо другим сигналом на шине и поэтому не может быть использован для применений требующих синхронизации с другими сигналами. Исторически этот сигнал появмлся для поддержки первых контроллеров цветных мониторов для персональных компьютеров. Этот сигнал удобен для использования внешними платами. Поскольку он одинаков для всех моделей компьютеров, совместимых с IBM PC/AT.
Сигналы прерывания
Примечание: Обычно сигналы запроса на прерывание подключены к контроллеру прерываний типа Intel 8259A (КР1810ВН59А). Несмотря на то, что доступ к контроллерам прерываний (как к УВВ) имеет любой задатчик на шине, для совместимости программного обеспечения только ЦП может обслуживать контроллер прерываний.
-
IRQ
Прерывание может быть запрошено ресурсами как на метеринской плате, так и на внешних платах разрешением соответсвующего сигнала IRQ . Сигнал должен оставатся разрешенным до подтверждения прерывания центральным процессором, которое, как правило, заключается в доступе ЦП к ресурсу, запросившему прерывание.
-
Запрос на рперывание записывается в триггер в контроллере прерываний по нарастающему фронту сигнала запроса на прерывание и должен вырабатыватся микросхемами с обичными ТТЛ выходами. Поэтому, выбирая линию запроса на прерывание для своей внешней платы, следует убедится, что эта линия не занята какой-либо другой внешней платой.
В таблице показаны прерывания в порядке убывания приоритетов:
Номер прерывания IRQ |
INT |
Назначение |
0 |
08h |
Программируемый таймер |
1 |
09h |
Конрроллер клавиатуры |
2 |
0Ah |
Каскадирование 2-го контроллера |
8 |
70h |
Часы реального времени (только АТ) |
9 |
71h |
Програмно переадресовано на IRQ2 |
10 |
72h |
Резерв |
11 |
73h |
Резерв |
12 |
74h |
Резерв |
13 |
75h |
Математический сопроцессор |
14 |
76h |
Контроллер жесткого диска |
15 |
77h |
Резерв |
3 |
0Bh |
Последовательный порт COM2 |
4 |
0Ch |
Последовательный порт COM1 |
5 |
0Dh |
Параллельный порт LPT2 |
6 |
0Eh |
Контроллер флоппи диска |
7 |
0Fh |
Параллельный порт LPT1 |
Назначение аппаратных прерываний ISA.
Сигналы режима ПДП
Эти сигналы поддерживают циклы пересылки данных при прямом доступе в память.
Примечание: Каналы ПДП <3..0> поддерживают только пересылки пересылки 8-ми разрядных данных. Каналы ПДП <7..5> поддерживают пересылки только 16-ти разрядных данных.
21. DRQ<7,6,5,0> и DRQ<3,2,1>
Сигналы DRQ (DMA Request - Запрос на ПДП) разрешаются ресурсами на материнской плате или внешними платами для запроса на обслуживание контроллера ПДП или для захвата шины. Сигнал DRQ должен быть разрешен до тех пор, пока контроллер ПДП не разрешит соответствующий сигнал -DACK.
Запросом является положительный переход на соответствующей линии DRQ.
-
Сигналы DRQ вырабатываются обычными ТТЛ микросхемами, поэтому при установке внешней платы в слот шины ISA следует правилино выбрать канал ПДП, который не должеен быть занят другими внешними платами.
22. -DACK<7,6,5,0> и -DACK<3,2,1>
Сигналы -DACK (DMA Acknowledge - Подтверждение ПДП ) разрешаются контроллером ПДП как подтверждение сигналов запросов DRQ. Разрешение соответствующего сигнала -DACK означает, что либо циклы ПДП будут начаты, либо внешняя плата захватиля шину.
Удерживаются до окончани прямого доступа. Тип выходного каскада - ТТЛ.
23. T/C
Сигнал T/C (Terminal Count - Окончание счета) Разрешается контроллером ПДП тогда, когда по текущему каналу ПДП закончен счет циклов пересылок данных. Тип выходного каскада - ТТЛ.
-
Питание
Ограничение на максимальное значение тока, потребляемого каждой платой расширения связано только с возможностями используемого разьема.
Максимально допустимые токи потребления для внешней платы:
Напряжение |
8-разрядная плата (ХТ) |
16-разрядная плата |
+5В |
3,0 А |
4,5 А |
+12В |
1,5 А |
1,5 А |
-5В |
1,5 А |
1,5 А |
-12В |
1,5 А |
1,5 А |
Циклы шины ISA
Назначение контактов разьема ISA
B |
|
A |
B |
|
A |
D |
|
C |
Цепь |
Контакт |
Цепь |
Цепь |
Контакт |
Цепь |
Цепь |
Контакт |
Цепь |
RESET |
1 |
-I/OCH CK |
-DACK1 |
17 |
SA14 |
-MEMCS16 |
1 |
-SBHE |
GND |
2 |
SD7 |
DRQ1 |
18 |
SA13 |
-IOCS16 |
2 |
LA23 |
+5V |
3 |
SD6 |
-REFRESH |
19 |
SA12 |
IRQ10 |
3 |
LA22 |
IRQ9 |
4 |
SD5 |
SYSCLK |
20 |
SA11 |
IRQ11 |
4 |
LA21 |
-5V |
5 |
SD4 |
IRQ7 |
21 |
SA10 |
IRQ12 |
5 |
LA20 |
DRQ2 |
6 |
SD3 |
IRQ6 |
22 |
SA9 |
IRQ15 |
6 |
LA19 |
-12V |
7 |
SD2 |
IRQ5 |
23 |
SA8 |
IRQ14 |
7 |
LA18 |
0WS |
8 |
SD1 |
IRQ4 |
24 |
SA7 |
-DACK0 |
8 |
LA17 |
+12V |
9 |
SD0 |
IRQ3 |
25 |
SA6 |
DRQ0 |
9 |
-MEMR |
GND |
10 |
I/OCH RDY |
-DACK2 |
26 |
SA5 |
-DACK5 |
10 |
-MEMW |
-SMEMW |
11 |
AEN |
T/C |
27 |
SA4 |
DRQ5 |
11 |
SD8 |
-SMEMR |
12 |
SA19 |
BALE |
28 |
SA3 |
-DACK6 |
12 |
SD9 |
-IOW |
13 |
SA18 |
+5V |
29 |
SA2 |
DRQ6 |
13 |
SD10 |
-IOR |
14 |
SA17 |
OSC |
30 |
SA1 |
-DACK7 |
14 |
SD11 |
-DACK3 |
15 |
SA16 |
GND |
31 |
SA0 |
DRQ7 |
15 |
SD12 |
DRQ3 |
16 |
SA15 |
|
|
|
+5V |
16 |
SD13 |
|
|
|
|
|
|
-MASTER |
17 |
SD14 |
|
|
|
|
|
|
GND |
18 |
SD15 |
Нормальный м удлиненный циклы задатчика с памятью и УВВ ( SYSCLK = 8Мгц )
|
T1(нс) |
T2(нс) |
T3(нс) |
T4(нс) |
W/R 16-р памяти норм и удлиненный цмкл |
40 |
250..15600 |
66 |
125 |
W/R 16-р. УВВ норм и удлинн |
102 |
187..15600 |
66 |
125 |
W/R 8-р. Ресурсов норм. И удлинн. Цикл |
102 |
530..15600 |
378 |
187 |
W/R 16-р. Памяти с 0WS |
40 |
125 |
|
125 |
Процессорно ориентированная системная магистраль АТ-bus (ISA) содержит средства, декодирования и передачи набора сигналов микропроцессора i80286, дополненного сигналами управления прерываниями и прямым доступом к памяти.