Содержание

	страница
1.Исходные данные к проекту.	2
2.Разработка структурной схемы микроЭВМ.	3
2.1.Разработка структурной схемы операционного блока	3
2.2.Разработка структурной схемы памяти и периферийных устройств	6
3.Разработка функциональной схемы взаимодействия основного процессорного элемента и процессорного элемента плавающей точки.	8
4.Алгоритм работы ЦПУ в зависимости от типа данных	10
5.Заключение	11
6. Список использованной литературы	12
Приложение 1
Приложение 2

1.Исходные данные к проекту.

Общие исходные данные определяют минимальный состав проектируемой ЭВМ и ее основные параметры. В состав ЭВМ входят следующие блоки:

центральное обрабатывающее устройство (ЦОУ);

микропрограммное устройство управления (УУ);

оперативная память (ОП);

блок синхронизации (БС);

система прерывания программ (СПП);

таймер;

система ввода-вывода (СВВ);

монитор и клавиатура.

Основные параметры ЭВМ:

адресность ЭВМ - двухадресная;

длина команды - переменная.

Разрядность ЭВМ и минимальный объем оперативной памяти выбираются самостоятельно, но должны удовлетворять следующим ограничениям:

разрядность - не менее 16;

емкость ОП - не менее 128 Кбайт.

Индивидуальные параметры:

1. Структура — 3-х шинная (по согласованию с преподавателем).

2. Состав — сопроцессор плавающей точки.

3. Система прерываний — последовательная - макро.

4. КЭШ — адресный.

5. Организация ОП — сегментно - страничная.

6. Ввод - вывод — условно - программный.

7. Система контроля — отсутствует.

8. Разработать блок и алгоритм взаимодействия процессора и сопроцессора.

2.Разработка структурной схемы микроЭвм.

Проектирование структуры заключается в определении состава микроЭВМ и способов взаимодействия, содержащихся в ней устройств.

2.1.Разработка структурной схемы операционного блока

Архитектура данного ЦП (Приложение 1) характеризуется наличием конвейерной обработки как команд, так и микрокоманд. Передачи данных между системной шиной данных и ЦП выполняются через шлюз, содержащий в себе регистр команд (РгК), регистровый файл (Am29334), регистр адреса (РгА) и регистр данных (РгД). Микропрограммное управление организовано в конвейерную структуру: дешифратор начального адреса (построены внутри шлюза (PLD)), секвенсор микрокоманд, микропрограммная память и регистр микрокоманд, составляют первый конвейер; регистр на выходе микропрограммной памяти работает как конвейерный, обеспечивая одновременное функционирование операционной и управляющей частей микропроцессора, т.е. совмещение выборки и выполнения микрокоманд. Второй конвейер составляет: регистровый файл, основной процессорный элемент/сопроцессор плавающей точки, регистр данных/{адресный кэш и регистр адреса}.

Перед детальным анализом проектируемой структуры микро-ЭВМ, рассмотрим возможные форматы команд ЦПУ (рис.1). Система команд включает операции над следующими типами данных: 1-, 2-, 3- и 4-байтовые форматы данных для всех операций и битовые поля переменной длинны для логических операций. Информация о способе адресации содержится в коде операции (старшие 8 бит команды). В зависимости от способа адресации регистр, обозначенный в формате команды, может служить как аккумулятор при выполнении арифметических и логических операций либо как индексный регистр для формирования адреса ПЗУ или ОЗУ.

Шлюз служит для распределения потоков данных в зависимости от типа операции, внутри шлюза располагается дешифратор начального адреса, регистр команд и четыре мультиплексора. Регистр команд — это регистр - защелка загружающий данные при CLK =«L»и выводящий приCLK =«Н». Шлюз также содержит: два 23-разрядных мультиплексора компенсации с организацией «2 в 1», которые в зависимости от типа данных (команда или данные), компенсирует возможность «повисания» не задействованных контактов в «воздухе», что может привести к неизвестным результатам;еще один 6-разрядный мультиплексор выбора адреса регистра с организацией «4 в 2», управляется битом микрокоманды, позволяет делать выбор адреса регистра для записи, либо из команды, либо из микрокоманды;MUX₄мультиплексор выбора источника данных для регистрового файла «2 в 1».

Для выработки адреса следующей микрокоманды схема управления последовательностью микрокоманд Am29331задействует при ветвлении следующие источники: регистр микрокоманд, дешифратор начальных адресов микропрограмм (ДНА), флаги, получаемые на вход тестирования внешних условий, адрес многоканального ветвления. Дешифратор начальных адресов получает разряды 31 — 24 кода операции регистра команд и путем их преобразования обеспечивает переход к микропрограмме каждой команды. Секвенсер микрокоманд формирует адрес следующей микрокоманды.Источником адреса, кроме выше названного, может также служить соответствующее поле микрокоманды.

Ветвление по N направлениям осуществляетсяAm29331по результатам передачи на входыT₀ - T₁₁разрядов тестирования внешних условий, они могут быть использованы для ветвления на следующем такте путем выбора одного из них через мультиплексор условия и передачи адреса многоканального ветвления на входы М₃-М_0,0-3в качестве селекторных используются два младших бита шины«D». Мультиплексор кода условия под управлением внешнего селекторного словаS выбирает на свой выход один из 16 входных признаков.

Обработка внешних прерываний организована на макро уровне. На входINTRсеквенсера микрокоманд, с шины управления, поступает сигнал запроса на обслуживание прерывания. МУУ определяет момент, когда прерывание возможно и выставляет сигнал подтверждения прерыванияINTA. Этот сигнал передаётся напрямую к устройству, в данном случае контроллеру клавиатуры (наивысший приоритет), если это устройство выставило запрос на прерывание, то далее сигнал не пропускается и контроллер выставляет, на шину данных, вектор прерывания; в противном случае сигнал передается следующему устройству и т.д. Взяв за основу вектор прерывания, и используя базовый регистр, процессор формирует физический адрес устройства.

Внутри Am29331организован стек на 33 уровня вложений, он необходим для хранения адресов возврата из прерываний. Таким образом, возможна вложенность прерываний не более 33. В случае, когда стек полон и поступает запрос на прерывание, секвенсер игнорирует его. Возврат из прерываний осуществляется изъятием адресов из стека. При последовательных прерываниях приоритет между устройствами разделен по мере их подключения, наивысший приоритет имеет контроллер клавиатуры, далее видео контроллер, остальные периферийные устройства согласно порядку их подключения.

Также, существует возможность возникновения микро прерываний, типа «деление на ноль». Понятно, что обработать такие прерывания на макро уровне невозможно, поэтому обработка таких ситуаций возложена на микропрограмму. Микропрограмма путем анализа статусных сигналов с процессоров, выполняет обработку внутренних прерываний.

Микропрограммная память (МПП) служит, для хранения микрокоманд и является перепрограммируемой. Возможность перепрограммирования МПП позволяет отдалить моральное «устаревание» схемы. В разрабатываемом процессоре организован контроль паритета МПП, что повышает надежность МУУ. В случае обнаружения ошибки схема контроля паритета генерирует сигнал, который подается на один из входов тестирования внешних условий. Ёмкость микропрограммной памяти (128 Кслова) в два раза больше, чем может адресовать секвенсер микрокоманд (64 Кслова). Но эта, на первый взгляд избыточность, не является таковой. Потому, как организован доступ к «расширенной» микропрограммной памяти посредством соответствующего бита микрокоманды, сигнал которого подается на старший разряд адреса МПП. При значении сигнала «L» используется основная память, при «Н» расширенная.

Предназначение регистрового файла (РгФ) понятно из его названия. Регистровый файл представляет собой 4-портовую регистровую память с двухсторонним доступом с организацией (64´18)бит. Так как разрядность устройства составляет 18 бит, а данных 36 бит, то необходимо использование двух регистровых файлов.

Функции, выполняемые основным процессорным элементом (ОПЭ): арифметические и логические операции, сдвиговые операции, манипуляция с битами, хранение данных (в регистровом файле). Выбором инструкции ОПЭ, источника задания байтовой ширины операндов и битового поля, приостановкой процессорного элемента управляют соответствующие разряды микрокоманды. Данные ОПЭ получает с выходов регистрового файла.

Функции, выполняемые процессорным элементом плавающей точки (ПЭПТ): арифметические операции над числами с плавающей точкой с нормализацией мантиссы и без нормализации. Выбором инструкций ПЭПТ управляет микрокоманда.

Буфер выводит информацию на локальную шинуEВ, если разрешен вывод управляющим битом МК. Регистр адреса (РгА) и регистр данных (РгД) представляют собой 32-х и 36-разрядный соответственно регистры-защелки, выводящие данные по положительному фронту на системные шиныAB иDB соответственно, при условии, что разрешен вывод данных управляющим битом микрокоманды. Источником для буфера и регистра данных служит локальная шинаFB, принимающая данные с выходов процессорных элементов. Источником для регистра адреса служит адресный кэш.

Адресный кэш — сверхоперативная ассоциативная память для преобразования виртуальных адресов в физические. По заданию необходимо реализовать сегментно - страничную адресацию запоминающих устройств. Преобразование виртуального адреса такого рода в физический проходит в 3 этапа (рис.1).

виртуальный адрес таблица сегментов таблица страниц

nsg ns smу у у у у у у у а а а а а а а а

x x x x x x x xc c c c c c c c

z z z z z z z z z b b b b b b b b

. . . . . .

+

+

физический адрес

k k k k k k k k

Рисунок 1.

nsg - номер сегмента,ns - номер страницы,sm - смещение.

Изначально виртуальный адрес содержит: номер сегмента, номер страницы внутри него и смещение относительно начала страницы. Номер сегмента — номер строки в таблице сегментов, содержащий физический адрес начала сегмента. Номер страницы — номер строки в таблице страниц, содержащий смещение начального адреса страницы относительно начала сегмента. Просуммировав адрес начала сегмента, смещение адреса страница относительно начала сегмента и смещение относительно начала страницы, получаем физический адрес ячейки памяти. Все таблицы построены на ассоциативных регистрах. Работой адресного КЭШа управляют разряды микрокоманды. С помощью них задается разрешение/запрет записи в таблицу сегментов и страниц.