Министерство образования и науки РФ

Федеральное агентство по образованию

НГТУ

Кафедра ВТ

Курсовой проект по дисциплине «Организация ЭВМ»

Разработка гипотетической эвм

Факультет: АВТ

Группа: АМ-109

Студент: Насыров М.М.

Дата выполнения работы:

Проверил: Гребенников В.Ф.

Отметка о защите:

Новосибирск, 2004г.

Оглавление.

Оглавление. 3

Цель курсового проекта. 4

Задание на курсовой проект. 4

Исходные данные к курсовому проекту. 4

Разработка и описание структурной схемы ЭВМ. 5

Разработка основных блоков ЭВМ. 6

1. Центральный процессор. 6

2. Система прерываний. 8

3. Страничная оперативная память. 10

4. Кэш данных, Кеш команд. 12

5. Система ввода – вывода. 13

6. Блок синхронизации. 14

7. Таймер. 15

8. Монитор. 16

9. Клавиатура. 17

Разработка функциональной схемы блока TLB. 18

Алгоритм работы TLB. 19

Литература. 20

Цель курсового проекта.

Углубление и закрепление теоретических знаний, приобретение навыков разработки узлов ЭВМ на структурном, функциональном и алгоритмическом уровнях.

Задание на курсовой проект.

Разработать структурную схему гипотетической ЭВМ, функциональную схему и алгоритм работы конкретного блока, входящего в состав этой ЭВМ.

Курсовой проект состоит из двух частей.

Первая часть посвящена разработке структурной схемы гипотетической ЭВМ, описанию ее функционирования. В состав ЭВМ входят как общие для всех вариантов блоки, так и дополнительные, определяемые индивидуальным заданием.

Вторая часть проекта посвящена разработке функциональной схемы и алгоритмов работы конкретного блока, входящего в состав ЭВМ, и их детальному описанию.

Исходные данные к курсовому проекту.

В состав ЭВМ должны входить следующие блоки (типовое задание):

• центральное процессорное устройство (ЦПУ)

• оперативная память (ОП)

• система прерывания программ (СПП)

• система ввода-вывода (СВВ)

• монитор и клавиатура

• блок синхронизации (БС)

• таймер

• НГМД

• «Винчестер».

Основные параметры ЭВМ:

• адресность ЭВМ - двухадресная

• длина команды – переменная

• разрядность - не менее 16

• емкость ОП - не менее 1 Мбайт

Индивидуальные исходные данные:

• архитектура ЭВМ - трех шинная

• организация ОП – страничная

• кэш команд, данных, TLB

• ввод/вывод - программно-управляемый с отображением в памяти

• система прерываний – радиальная с обработкой на макро уровне

• система контроля - нет

• разрабатываемый блок – TLB, алгоритм работы

Разработка и описание структурной схемы эвм.

В соответствии с заданием принята трех шинная организация ЭВМ:

• шина данных (ШД) – обеспечивает обмен данными между всеми основными блоками ЭВМ – 32р.

• шина адреса (ША) – используется для задания адреса памяти. Им может быть как адрес в ОЗУ, ПЗУ так и адрес видеопамяти контроллера монитора – 32р.

• шина управления (ШУ) – по этой шине осуществляется передача сигналов управления между блоками ЭВМ.

Такая структура обеспечивает три вида передачи данных:

• процессор <=> память;

• процессор <=> интерфейс;

• память<=> интерфейс.

В первых двух случаях передачей данных управляет процессор. Память и интерфейс по управляющему сигналу от процессора осуществляют передачу данных.

Рис. 1 Структурная схема ЭВМ.

Разработка основных блоков эвм.

1. Центральный процессор.

При разработке будем ориентироваться на микросхемы серии Аm29300.

Семейство Am29300 - это набор СБИС служащий для построения высокопроизводительных 32-х разрядных систем на основе принципа микропрограммирования. Потребуются следующие элементы этого семейства:

Am29331 - Секвенсор микрокоманд. Размер адресуемой микро памяти до 64Кслов.

Аm29332 - 32-х разрядное арифметико-логическое устройство.

Am29334 - Регистровый файл. 4-х портовая память с двухсторонним доступом. Организация 64х18 бит. (32х36)

В функции ЦП входят: выполнение команд, хранящихся в ОП, и координирование работы всех узлов ЭВМ.

Работа ЦП основана на принципе микропрограммного управления.

В состав ЦП входят:

• операционный блок (ОБ), в котором происходит обработка данных.

• микропрограммное устройство управления, которое управляет порядком обработки команд в ОБ и осуществляет управление всеми узлами ядра ЭВМ.

СБИС Аm29332 представляет собой нерасширяемый 32 – разрядный процессорный модуль. Содержит трехвходовое комбинированное АЛУ, которое позволяет выполнять логические и арифметические операции, а также арифметические операции над числами с плавающей точкой. Внутренний групповой 64-разрядный сдвигатель, позволяет за 1 такт выполнять все виды сдвигов на любое число разрядов.

В структуру Am29332 включен блок Q-регистра (Q-сдвигатель и Q-регистр). Это позволяет поддерживать выполнение: операции умножения двух 32-разрядных чисел по модифицированному алгоритму Бута (в каждом такте сдвиг вправо на 2 разряда), и деления по алгоритму "без восстановления остатка".

БИС Аm29331, используемая в качестве секвенсора микрокоманд поддерживает прерывания реального времени на микро- и макро-уровнях управления с временем реакции, не превышающем длительности микроцикла. Заданием оговаривается система прерываний на макро уровне, поэтому в структуре предусмотрен дешифратор векторного адреса (ДВА).

Имеющийся вход сброса секвенсора RST позволяет производить «сброс» ЦП в исходное состояние при включении питания или в процессе работы путём подачи на него сигнала RESET, имеющего активный низкий уровень (на рисунке он не показан).

Хотя по заданию обработка прерываний должна осуществляться на макро- уровне, на структурной схеме процессора (см. ниже) приведена реализация обработки прерываний как на макро- так и на микро- уровне. Это объясняется тем, что прерывания от некоторых устройств (например клавиатуры или таймера) не могут обрабатываться на макро- уровне, т.к. реакция на них должна быть незамедлительна.

Рис.2. Структурная схема ЦП.