10

1. Цели работы.

Целями курсового проектирования являются углубление и закрепление теоретических знаний студентов, приобретение навыков разработки узлов ЭВМ на структурном, функциональном и алгоритмическом уровнях.

Курсовой проект посвящен разработке структурной схемы гипотетической ЭВМ, функциональной схемы и алгоритма(ов) работы конкретного блока, входящего в состав этой ЭВМ.

2. Исходные данные.

   1. Общие исходные данные.

В состав разрабатываемой ЭВМ входят следующие блоки:

• центральное процессорное устройство (ЦПУ);

• микропрограммное устройство управления (МУУ);

• оперативная память (ОП);

• блок синхронизации (БС);

• система прерывания программ (СПП);

• таймер;

• система ввода-вывода (СВВ);

• монитор и клавиатура.

Основные параметры ЭВМ:

• адресность ЭВМ - двухадресная;

• длина команды - переменная.

Разрядность ЭВМ и минимальный объем оперативной памяти должны удовлетворять следующим ограничениям:

• разрядность - не менее 16;

• ёмкость ОП - не менее 128 Кбайт.

2. Индивидуальные исходные данные.

Структура трёхшинная, система прерываний - последовательная на микроуровне, ОП - многоблочная, ввод-вывод - по прерываниям, наличие блок контроля по коду Хэмминга. Разрабатываемый блок до уровня функциональной схемы - блок контроля, разрабатываемый алгоритм - взаимодействие блока контроля со всеми остальными при обнаружении исправимых и неисправимых ошибок.

3. Разработка и описание структурной схемы эвм.

Структурная схема разрабатываемой ЭВМ приведена на рис. 1. Разрядность ЭВМ - 32. Используется архитектура с общей системной шиной. Данные между ОП и периферийными устройствами пересылаются через ЦПУ. Операция ввода-вывода инициируется запросом прерывания от периферийного устройства. СВВ (система ввода-вывода) содержит в себе видеоадаптер, контроллер клавиатуры и т.д. БС (блок синхронизации) служит для формирования синхросигнала и содержит схему начальной установки.

Основной блок

Системная шина

ЦПУ

ОП

БС и таймер

СВВ

Монитор

Клавиатура

Другие

уст-ва

Рис.1. Обобщённая структурная схема микроЭВМ

По заданию структура трёхшинная, следовательно в состав системной шины входят:

• AB - 32-разрядная шина адреса (Adress Bus);

• DB - 32-разрядная шина данных (Data Bus);

• CB - шина управления (Control Bus).

Шина управления предназначена для управления работой ЭВМ и содержит следующие сигналы: запрос памяти MEMRQ (Memory Request), сигнал чтения/записи в память RD/WR#, запрос прерывания INT, подтверждение прерывания INTA, синхросигнал CLK, сигнал сброса RST и др.

Ниже описаны структуры и режимы работы составляющих частей ЭВМ.

1. Описание центрального процессорного устройства.

Центральное процессорное устройство (далее - процессор) является основным блоком ЭВМ. Содержит следующие части:

• управляющая часть (МУУ - микропрограммное устройство управления);

• операционная часть (ОБ - операционный блок).

ОБ выполняет арифметические, логические и сдвиговые операции с данными заданной разрядности (32 разряда). Имеет в своём составе АЛУ, файл регистров общего назначения, блок логики сдвигов, статусный регистр для хранения словосостояния процессора. Для взаимодействия с шинами AB и DB используются буферные регистры (регистр входных данных, регистр выходных данных, адресный регистр).

МУУ управляет работой ОБ и всей ЭВМ в целом. За основу МУУ взят конвейер первого порядка с регистром микрокоманд. Из регистра команд КОП (код операции) поступает на ПНА (преобразователь начального адреса). Преобразованный адрес с ПНА поступает на SEQ (секвенсор). Секвенсор адресует МПП (микропрограммная память). Далее микрокоманда фиксируется в регистре микрокоманд. В момент, когда микрокоманда начинает выполняться, секвенсор формирует адрес следующей микрокоманды.

Структурная схема процессора приведена на рис. 2.

DВ

команда

КОП

адрес МК

МК

данные

адрес

Регистр команд

АВ

ОБ

ПНА

МПП

Регистр микрокоманд

флаги

SEQ

адрес перехода и инструкции

Контроллер прерываний

INTR

INTA#

инструкции, константа

СВ

Рис.2. Обобщённая структурная схема процессора

2. Описание системы прерываний.

Основными функциями системы прерываний являются:

• запоминание состояния прерываемой программы и осуществление перехода к программе обработки прерывания;

• восстановление состояния прерванной программы и возврат к ней.

Существует несколько различных систем прерываний. По заданию в разрабатываемой ЭВМ применяется последовательная структура [рис. 3] с обработкой прерывания на микроуровне.

DВ

ЦПУ

СВ

контроллер

INT

INT

INT

У1

У2

У3

INTА

Рис.3. Последовательная структура прерываний

При последовательной структуре имеется одна общая для всех устройств линия запроса на прерывание. Получив запрос (INT) процессор посылает сигнал, подтверждающий получение запроса INTA (Interrupt Acknowledge – подтверждение прерывания). Сигнал подтверждения прерывания проходит от одного устройства к другому до тех пор, пока не достигнет устройства, пославшего запрос на прерывание. Тогда это устройство подает свой идентифицирующий номер (вектор) на шину данных.

Достоинства: низкие затраты программных средств, несложная аппаратная реализация.

Недостатки: распределение приоритетов устройств фиксировано, сигнал INTA проходит через устройства с некоторой временной задержкой.

При обработке на микроуровне секвенсер (используется секвенсер Am29C331) может быть прерван по завершении текущего микроцикла сигналом на входе INTR=H. Если INTEN=Н (прерывание разрешено), то выдаётся сигнал подтверждения INTA#=L. После этого адрес возврата из прерывания сохраняется в стеке (возможна вложенность прерываний) и происходит переход к программе обработки прерывания по вектору. Прерывания в этом случае обрабатываются с максимально возможной скоростью.

3. Описание оперативной памяти.

Оперативная (или основная) память служит для хранения информации (данных, программ, промежуточных и конечных результатов обработки). Поскольку шина адреса 32-разрядная, то максимальная ёмкость ОП 4Гслова. Структура ОП – многоблочная, т.е. имеет в своем составе блоки фиксированной длины.

ОП делится на ОЗУ и ПЗУ. Ёмкость ОЗУ 32Мбайта. В качестве ПЗУ используется микросхема FLASH, ёмкостью 128Кб с организацией 128Kx8. По заданию имеется блок обнаружения и коррекции ошибок. Поэтому ОЗУ построено на SIMM модуле динамической памяти (MCM40800S60 – фирма Motorola) c организацией 8Мх40 (32 разряда информационные, 7-контрольные, 1 разряд не используется). ПЗУ начинается с нулевого адреса, затем идет ОЗУ. Для формирования временных диаграмм записи, чтения, регенерации DRAM, а также для выбора ОЗУ-ПЗУ необходим контроллер памяти. В него входит также схема блока контроля, которая будет рассмотрена ниже. Структурная схема ОП изображена на рис. 4.

адрес

данные

MEMRQ

RD/WR#

синхросигнал

данные

данные

контроллер

блок контроля

контрольные

биты

упр.

сигналы

упр.

сигналы

DRAM

FLASH

Рис.4. Cтруктурная схема ОП

4. Описание блока синхронизации и таймера.

Блок синхронизации (БС) предназначен для обеспечения синхронной работы всех узлов ЭВМ. В его задачи входит генерация синхропоследовательностей заданной формы и длительности для ЦПУ, таймера, контроллеров, ОП и других устройств, входящих в состав ЭВМ. Необходимо предусмотреть возможность приостановления такта, изменения его длительности, что бывает нужно, например, для обмена информацией процессора с «медленными» внешними устройствами.

Таймер предназначен для деления машинного времени на временные интервалы. Представляет собой кварцевые часы, которые можно программно опрашивать, устанавливать, использовать в качестве будильника, в определённое время выдающего сигнал в процессор, или в качестве секундомера при замерах интервалов времени между внешними событиями и т.д. Одно из применений - регенерация оперативных запоминающих устройств, т.е. например каждые 55 мс таймер выдаёт запрос на прерывание наивысшего приоритета, по наступлении которого производится регенерация памяти.

5. Описание системы ввода-вывода.

Можно выделить два характерных принципа построения и соответствующие структуры построения систем ввода-вывода:

• ЭВМ с одним общим интерфейсом (используется в данной работе);

• ЭВМ с множеством интерфейсов и процессорами (каналами) ввода-вывода.

Структура с одним общим интерфейсом. Особенности: наличие общей шины (магистрали), к которой подсоединяются все модули, в совокупности образующие ЭВМ: процессор, память и периферийные устройства. В каждый момент времени через общую шину может происходить обмен данными только между одной парой присоединённых к ней модулей. Таким образом, модули ЭВМ разделяют во времени один общий интерфейс, причём процессор выступает как один из модулей системы.

Периферийные устройства подсоединяются к общей шине с помощью блоков управления (контроллеров) периферийными устройствами, осуществляющих согласование форматов данных, используемых в ПУ, с форматом, принятым для передачи по общей шине («информационная шина интерфейса»). Последний обычно соответствует машинному слову процессора.

По заданию в системе ввода-вывода можно выделить адаптер монитора и контроллер клавиатуры. Также возможно подключение других устройств (принтер, мышь и т.д.).

В системах ввода-вывода используется два основных способа организации передачи данных между памятью и периферийными устройствами:

• программно-управляемая передача данных;

• прямой доступ к памяти (здесь не рассматривается).

Программно-управляемая передача данных осуществляется при непосредственном участии и под управлением процессора, который при этом выполняет специальную подпрограмму ввода-вывода. Данные между памятью и периферийными устройствами пересылаются через процессор. Операция ввода-вывода инициируется текущей командой программы (в этом случае приходится периодически опрашивать устройства на предмет готовности выполнять операцию - недостаток) или запросом прерывания от периферийного устройства (в этом случае опрашивать не надо).

По заданию ввод-вывод по прерываниям, т.е. второй случай.

Алгоритм ввода-вывода следующий. Устройство, инициирующее обмен данными, вызывает прерывание процессора, процессор читает регистр состояния устройства (например, принтер) или данные от устройства. Преимущества – быстрота реакции процессора на запрос устройства.