Архангелский Справочное пособие по ПСпице и Десигн Центер 1996
.pdfRS- и D-триггеры-защелки с потенциальным управлением (продолжение)
Кроме указанных управляющих входов, RS-триггеры имеют информационные входы S и R (отдельные для каждого триггера), а D-триггеры имеют входы D. Все триггеры имеют прямой - Q и инверсный - Q выходы.
Логика работы триггеров обычная, дополненная учетом неопределенного состояния “X”. Реакция на неопределенное состояние следующая: если какой-то вход имеет состояние “X” и при замене “X” на “1” и “0” состояние выходов триггера различно, то выходным сигналам присваивается значение “X”. Например, если сигнал установки S=“X” и Q=“0”, то Q переключается в “X”. Однако при том же неопределенном состоянии сигнала установки и при Q=“1” выходной сигнал Q так и остается равным
“1”.
Вчисле временных параметров триггеров фигурируют:
-задержки переключения “0” → “1” и “1” → “0” с общих входов S и R на выходы Q и Q;
-минимальная длительность сигнала “0” на общих входах S и R;
-задержки переключения “0” → “1” и “1” → “0” от сигнала защелки на выходы
Q и Q;
-задержки переключения “0” → “1” и “1” → “0” от информационных входов S, R, D на выходы Q и Q;
-минимальная длительность уровня “1” сигнала защелки;
-минимальное время установки S/R/D, т.е. минимальный сдвиг по времени между сигналами на информационных входах S, R, D и последующим фронтом сигнала защелки, переключающим выходы;
-минимальное время установки общих входов S/R, т.е. минимальный сдвиг по времени между сигналами “1” на общих входах S, R и последующим фронтом сигнала защелки, переключающим выходы;
-минимальное время удержания S/R/D, т.е. минимальная длительность сигналов на входах S, R, D после переключения сигнала защелки.
При описании элемента сначала указываются общий узел установки, общий узел сброса, узел сигнала защелки. Затем для RS-триггера указываются его узлы S и R, а для D-триггера - узел D. Если в элементе несколько триггеров, то указываются эти узлы сначала для первого триггера, затем для второго и т.д. В конце указывается узел (или узлы, если триггеров несколько) прямого выхода, а затем - инверсного.
6. Некоторые сообщения программы PSpice |
231 |
RS- и D-триггеры-защелки с потенциальным управлением (продолжение)
Типы триггеров-защелок
тип |
параметры |
описание |
|
|
|
SRFF |
число триггеров |
RS-триггер-защелка |
DLTCH |
число триггеров |
D-триггер-защелка |
Параметры модели задержек
(размерность всех параметров, кроме последнего,- секунды,
|
значения по умолчанию - 0) |
|
|
имя |
параметр |
|
|
TPPCQLHMN |
задержка переключения “0” → “1” с общих входов S/R |
|
(минимальное значение) |
TPPCQLHTY |
то же (типовое значение) |
TPPCQLHMX |
то же (максимальное значение) |
TPPCQHLMN |
задержка переключения “1” → “0” с общих входов S/R |
|
(минимальное значение) |
TPPCQHLTY |
то же (типовое значение) |
TPPCQHLMX |
то же (максимальное значение) |
TWPCLMN |
минимальная длительность сигнала “0” общих входов S/R |
|
(минимальное значение) |
TWPCLTY |
то же (типовое значение) |
TWPCLMX |
то же (максимальное значение) |
TPGQLHMN |
задержка переключения “0” → “1” от сигнала G |
|
(минимальное значение) |
TPGQLHTY |
то же (типовое значение) |
TPGQLHMX |
то же (максимальное значение) |
TPGQHLMN |
задержка переключения “1” → “0” от сигнала G |
|
(минимальное значение) |
TPGQHLTY |
то же (типовое значение) |
TPGQHLMX |
то же (максимальное значение) |
232 |
6. Некоторые сообщения программы PSpice |
RS- и D-триггеры-защелки с потенциальным управлением (продолжение)
|
Параметры модели задержек (продолжение) |
|
|
|
|
имя |
|
параметр |
TPDQLHMN |
|
задержка переключения “0” → “1” от сигналов S/R/D |
|
|
(минимальное значение) |
TPDQLHTY |
|
то же (типовое значение) |
TPDQLHMX |
|
то же (максимальное значение) |
TPDQHLMN |
|
задержка переключения “1” → “0” от сигналов S/R/D |
|
|
(минимальное значение) |
TPDQHLTY |
|
то же (типовое значение) |
TPDQHLMX |
|
то же (максимальное значение) |
TWGHMN |
|
минимальная длительность уровня “1” сигнала G |
|
|
(минимальное значение) |
TWGHTY |
|
то же (типовое значение) |
TWGHMX |
|
то же (максимальное значение) |
TSUDGMN |
|
минимальное время установки информационных сигналов |
|
|
S/R/D (минимальное значение) |
TSUDGTY |
|
то же (типовое значение) |
TSUDGMX |
|
то же (максимальное значение) |
TSUPCGHMN |
|
минимальное время установки общих входов S/R |
|
|
(минимальное значение) |
TSUPCGHTY |
|
то же (типовое значение) |
TSUPCGHMX |
|
то же (максимальное значение) |
THDGMN |
|
минимальное время удержания информационных сигналов |
|
|
S/R/D (минимальное значение) |
THDGTY |
|
то же (типовое значение) |
THDGMX |
|
то же (максимальное значение) |
MNTYMXDLY |
|
тип задержки: 0 - умолчание, |
|
|
1 - мин, 2 - типовая, 3 - макс |
6. Некоторые сообщения программы PSpice |
233 |
Программируемые логические матрицы
ПРОГРАММИРУЕМЫЕ ЛОГИЧЕСКИЕ МАТРИЦЫ
Программируемые логические матрицы ПЛМ (PLA - Programmable Logic Arrays), только начиная с PSpice 5
Форма оператора
U<имя> <тип ПЛМ> (<число входов>, <число выходов>)
+<узел питания +> <узел питания -> <узлы входов> <узлы выходов>
+<модель задержек> <модель входа/выхода>
+[FILE=<имя файла>]
+[DATA=<символ системы счисления>$<данные программы>$]
+[MNTYMXDLY=<уровень>] [IO_LEVEL=<уровень>]
Форма описания модели задержек
.MODEL <имя модели> UPLD [(<параметры модели>)]
Примеры
1)UD2X4 PLANDC(2,4) 1$G_DPWR $G_DGND X1 X2 Q1 Q2 Q3 Q4
+PLD_MDL IO_STD
+DATA=B$
+01 01
+10 01
+01 10
+10 10
$
2)UD2X4 PLANDC(2,4) 1$G_DPWR $G_DGND X1 X2 Q1 Q2 Q3 Q4
+PLD_MDL IO_STD FILE=“D2X4.JED”
Впримерах описан двумя способами дешифратор 2х4. Он имеет два входа X1, X2 и четыре выхода Q1, Q2, Q3, Q4. Если входные сигналы равны (“0”,”0”), то Q1=“1”, если входные сигналы равны (“1”,”0”), то Q2=“1” и т.д. Для построения дешифратора использована матрица элементов И со входами прямого и дополнительного кода. В первом примере программа описана спецификацией DATA. Каждая строчка описания соответствует одному выходу, а пары чисел -
234 |
6. Некоторые сообщения программы PSpice |
Программируемые логические матрицы (продолжение)
входам прямого и обратного кода. Во втором примере программа записана во внешнем фале D2X$.JED.
Пояснения
ПЛМ представляют собой матрицы логических элементов одного типа и имеют ряд входов, составляющих столбцы матрицы, и ряд выходов, образующих строки. К каждому выходу подключен выход одного логического элемента. Управляющие сигналы определяют программу работы ПЛМ: какие входы соединяются с логическими элементами.
В операторе, описывающем ПЛМ, программа может быть задана двумя способами: или спецификацией FILE, определяющей имя файла, содержащего программу в формате JEDEC, или спецификацией DATA, после которой следует программа.
Если используется спецификация FILE, то <имя файла> задается или текстовой константой, заключенной в кавычки “”, или текстовым выражением, заключенным в вертикальные черточки ||. При наличии спецификации FILE спецификация DATA игнорируется, даже если она присутствует в операторе.
Если отсутствует спецификация FILE, то программа задается спецификацией DATA. После ключевого слова DATA указывается <символ системы счисления>: B - двоичная, O - восьмеричная, X - шестнадцатиричная. Затем между знаками $ записывается программа. Она может писаться слитно или разделяться в любых местах пробелами для удобства понимания и контроля. Программа начинается с символа соединения первого входа с элементом, управляющим первым выходом. Символ “0” означает, что вход не подключен к элементу, а символ “1” - что подключен. Далее для матриц без входов дополнительного кода следует описание соединения второго входа с первым элементом и т.д. Для матриц со входами прямого и дополнительного кода входы перебираются попарно: первый вход прямого входа, первый вход дополнительного кода, второй вход прямого входа и т.д. После того, как все входы перебраны, аналогичным образом программируется соединение входов со вторым элементом и т.д.
6. Некоторые сообщения программы PSpice |
235 |
Программируемые логические матрицы (продолжение)
|
Типы ПЛМ |
|
|
тип |
описание матрицы |
PLAND |
И |
PLOR |
ИЛИ |
PLXOR |
исключающее ИЛИ |
PLNAND |
И-НЕ |
PLNOR |
ИЛИ-НЕ |
PLNXOR |
исключающее ИЛИ-НЕ |
PLANDC |
И со входами прямого и дополнительного кода |
PLORC |
ИЛИ со входами прямого и дополнительного кода |
PLXORC |
исключающее ИЛИ со входами прямого и дополнительного кода |
PLNANDC |
И-НЕ со входами прямого и дополнительного кода |
PLNORC |
ИЛИ-НЕ со входами прямого и дополнительного кода |
PLNXORC |
исключающее ИЛИ-НЕ со входами прямого и дополнительного |
|
кода |
Параметры модели задержек
(размерность всех параметров, кроме последнего - секунды)
имя |
параметр |
умол- |
|
|
чание |
TPLHMN |
задержка переключения “0” → “1” (минимальное значение) |
0 |
TPLHTY |
то же (типовое значение) |
0 |
TPLHMX |
то же (максимальное значение) |
0 |
TPHLMN |
задержка переключения “1” → “0” (минимальное значение) |
0 |
TPHLTY |
то же (типовое значение) |
0 |
TPHLMX |
то же (максимальное значение) |
0 |
OFFSET |
адрес данных, управляющих подключением первого входа в |
0 |
|
файле JEDEC |
|
COMPOFFSE |
адрес данных, управляющих подключением первого входа |
1 |
T |
дополнительного кода в файле JEDEC |
|
INSCALE |
количество адресов в файле JEDEC для программирования |
1 |
|
подключения входа |
|
OUTSCALE |
количество адресов в файле JEDEC для программирования |
2 |
|
подключения выхода |
|
MNTYMXDL |
тип задержки: 0 - умолчание, |
0 |
Y |
1 - мин, 2 - типовая, 3 - макс |
|
236 |
6. Некоторые сообщения программы PSpice |
ROM |
Постоянное запоминающее устройство |
ПОСТОЯННОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО (ПЗУ, ROM)
Форма оператора
U<имя> ROM (<число адресных входов>, <число разрядов (выходов)>)
+<узел питания +> <узел питания -> <вход разрешения чтения>
+<старший разряд адреса> ... <младший разряд адреса>
+<старший разряд выхода> ... <младший разряд выхода>
+<модель задержек> <модель входа/выхода>
+[FILE=<имя файла>]
+[DATA=<символ системы счисления>$<данные программы>$]
+[MNTYMXDLY=<уровень>] [IO_LEVEL=<уровень>]
Форма описания модели задержек
.MODEL <имя модели> UROM [(<параметры модели>)]
Примеры
1)UROM16X8 ROM(4,8) UP UM ENABLE
+A3 A2 A1 A0 Q7 Q6 Q5 Q4 Q3 Q2 Q1 Q0
+ROM_MDL IO_STD
+DATA=X$
+F1 0A 00 14
+00 01 50 3E
+0B C1 D6 90
+BF 1C AD E0
$
2)UROM16X8 ROM(4,8) UP UM ENABLE
+A3 A2 A1 A0 Q7 Q6 Q5 Q4 Q3 Q2 Q1 Q0
+ROM_MDL IO_STD
+FILE=“ROM16X8.INT”
6. Некоторые сообщения программы PSpice |
237 |
ROM |
Постоянное запоминающее устройство (продолжение) |
В примерах описана двумя способами память на шестнадцать 8-разрядных чисел. Она имеет 4 адресных входа A3, A2, A1, A0 и 8 выходов Q7, Q6, ..., Q0. Вход разрешения чтения ENABLE. В первом примере данные, загруженные в память, описаны спецификацией DATA. Во втором примере данные записаны во внешнем фале
ROM4X8.INT.
Пояснения
В постоянное запоминающее устройство ПЗУ загружены данные (программа), которые можно читать при сигнале, равном “1” на входе разрешения чтения. Число ячеек ПЗУ определяет <число адресных входов> Nвх как 2Nвх. Разрядность данных определяет <число разрядов (выходов)>.
При отсутствии сигнала “1” на входе разрешения чтения выходы находятся в высокоомном состоянии “Z”. При подаче сигнала разрешения они переключаются в состояние, определяемое содержимым выбранной ячейки с задержками Tped. Если при сигнале разрешения, равном “1”, переключаются сигналы на адресных входах, то переключение выходов происходит с задержками Tpad.
В операторе, описывающем ПЗУ, загружаемые данные могут быть заданы двумя способами: или спецификацией FILE, определяющей имя файла, содержащего данные в формате INTEL HEX, или спецификацией DATA, после которой следуют данные.
Если используется спецификация FILE, то <имя файла> задается или текстовой константой, заключенной в кавычки “”, или текстовым выражением, заключенным в вертикальные черточки ||. При наличии спецификации FILE, спецификация DATA игнорируется, даже если она присутствует в операторе.
Если отсутствует спецификация FILE, то загружаемые данные задаются спецификацией DATA. После ключевого слова DATA указывается <символ системы счисления>: B - двоичная, O - восьмеричная, X - шестнадцатиричная. Затем между знаками $ записываются данные. Они могут писаться слитно или разделяться в любых местах пробелами для удобства понимания и контроля. Данные записываются, начиная с первого бита числа, лежащего по нулевому адресу, затем следует его второй бит и т.д. После записи всех битов этого числа аналогично указываются биты числа по первому адресу и т.д.
238 |
6. Некоторые сообщения программы PSpice |
ROM |
Постоянное запоминающее устройство (окончание) |
Параметры модели задержек
(размерность всех параметров, кроме последнего, - секунды)
имя |
параметр |
|
|
TPADHMN |
задержка выборки адреса при переключении “0” → “1” |
|
(минимальное значение) |
TPADHTY |
то же (типовое значение) |
TPADHMX |
то же (максимальное значение) |
TPADLMN |
задержка выборки адреса при переключении “1” → “0” |
|
(минимальное значение) |
TPADLTY |
то же (типовое значение) |
TPADLMX |
то же (максимальное значение) |
TPEDHMN |
задержка по входу разрешения при переключении выходов |
|
“Z” → “1” (минимальное значение) |
TPEDHTY |
то же (типовое значение) |
TPEDHMX |
то же (максимальное значение) |
TPEDLMN |
задержка по входу разрешения при переключении выходов |
|
“Z” → “0” (минимальное значение) |
TPEDLTY |
то же (типовое значение) |
TPEDLMX |
то же (максимальное значение) |
TPEDHZMN |
задержка по входу разрешения при переключении выходов |
|
“1” → “Z” (минимальное значение) |
TPEDHZTY |
то же (типовое значение) |
TPEDHZMX |
то же (максимальное значение) |
TPEDLZMN |
задержка по входу разрешения при переключении выходов |
|
“0” → “Z” (минимальное значение) |
TPEDLZTY |
то же (типовое значение) |
TPEDLZMX |
то же (максимальное значение) |
MNTYMXDL |
тип задержки: 0 - умолчание, |
Y |
1 - мин, 2 - типовая, 3 - макс |
6. Некоторые сообщения программы PSpice |
239 |
RAM |
Оперативное запоминающее устройство |
ОПЕРАТИВНОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО Форма оператора
U<имя> RAM (<число адресных входов>, <число разрядов (выходов)>)
+<узел питания +> <узел питания ->
+<вход разрешения чтения> <вход разрешения записи>
+<старший разряд адреса> ... <младший разряд адреса>
+<старший разряд входа данных> ... <младший разряд входа данных>
+<старший разряд выхода> ... <младший разряд выхода>
+<модель задержек> <модель входа/выхода>
+[FILE=<имя файла>]
+[DATA=<символ системы счисления>$<данные программы>$]
+[MNTYMXDLY=<уровень>] [IO_LEVEL=<уровень>]
Форма описания модели задержек
.MODEL <имя модели> URAM [(<параметры модели>)]
Примеры
1)URAM16X8 RAM(4,8) 1$G_DPWR $G_DGND EREAD EWRITE
+A3 A2 A1 A0 X7 X6 X5 X4 X3 X2 X1 X0 Q7 Q6 Q5 Q4 Q3 Q2 Q1 Q0
+ROM_MDL IO_STD
+DATA=X$
+F1 0A 00 14
+00 01 50 3E
+0B C1 D6 90
+BF 1C AD E0 $
2)URAM16X8 RAM(4,8) 1$G_DPWR $G_DGND EREAD EWRITE
+A3 A2 A1 A0 X7 X6 X5 X4 X3 X2 X1 X0 Q7 Q6 Q5 Q4 Q3 Q2 Q1 Q0
+ROM_MDL IO_STD
+FILE=“RAM16X8.INT”
Впримерах описана двумя способами память на шестнадцать 8-разрядных чисел. Она имеет 4 адресных входа A3, A2, A1, A0, 8 входов данных X7, X6, ..., X0 и 8 выходов Q7, Q6, ..., Q0. Вход разрешения чтения - EREAD, вход разрешения
240 |
6. Некоторые сообщения программы PSpice |