архітектура / Метод_указ _КР_АОС

КУРСОВАЯ РАБОТА

по дисциплине «Архитектура вычислительных машин»

Тема: «ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО»

Цель курсовой работы – получение практических навыков проектирования запоминающих устройств (ЗУ) ЭВМ на интегральных микросхемах (ИМС).

Задание:

1. Разработать принципиальную схему модуля памяти (МП).

2. Разработать функциональную схему памяти ЭВМ.

3. Определить употребляемую мощность МП и памяти ЭВМ.

МЕТОДИЧЕСКИЕ УКАЗАНИЯ

1. Объектом проектирования являются оперативные ЗУ (ОЗУ) и постоянные ЗУ (ПЗУ).

2. Память ЭВМ имеет модульную организацию. Модуль – это ЗУ хранения информации, имеющее средства сопряжения с другими модулями и устройствами.

3. Возможны следующие варианты организации МП при создании модульных ЗУ:

– Вариант а) Модульное ЗУ с централизованной дешифрацией запоминающего массива (ЗМ). Управление МП выполняет процессор (дешифрация МП, CS).

Для организации работы такого ЗУ в процессоре есть центральный узел управления памятью, в котором формируется временная диаграмма работы МП, дешифраторы МП и сигналов CS. Недостаток такой организации памяти – это повышенное количество соединений между МП и процессором.

– Вариант б) Модульное ЗУ с децентрализованной дешифрацией ЗМ. Дешифратор МП содержится в процессоре. МП кроме запоминающих БИС содержит узел местного управления, дешифратор выбора кристалла DC CS.

– Вариант в) Модульное ЗУ с децентрализованной дешифрацией ЗМ и МП. Выборка необходимого МП осуществляется с помощью дешифратора DC МП, расположенного непосредственно в МП. Сигнал МП_і поступает в устройство управления (УУ), в котором обеспечивается формирование временной диаграммы. Каждый МП имеет дешифратор выбора кристалла DC CS.

4. Если объектом проектирования является динамическое ЗУ, то должна быть также разработана и схема регенерации.

5. В курсовой работе разрабатывается электронное обрамление (регистры адреса, данных, дешифраторы адреса и т.д.).

6. Критерием выбора ИМС являются высокое быстродействие и малая потребляемая мощность.

Список сокращений:

RAM (ОЗУ), РУ – оперативное ЗУ;

RAMD – ОЗУ динамического типа;

ROM (ПЗУ), РЕ – ПЗУ программируемые маскированием (масочные) на заводе;

PROM (ППЗУ), РТ – ПЗУ с возможностью однократного программирования (электрическое программирование);

EEPROM (РПЗУ), РР – ПЗУ с возможностью многократного электрического перепрограммирования (репрограммируемые с электрической записью и стиранием);

EPROM (РПЗУ с УФ), РФ – ПЗУ с ультрафиолетовым стиранием.

C	– синхросигнал
A	– адрес
CA	– адрес столбца
CAS	– строб адреса столбца
RA	– адрес строки
RAS	– строб адреса строки
DI	– входные данные
DO	– выходные данные
DIO	– данные вход/выход
CE	– сигнал разрешения
ER	– сигнал обнуления (стирания)
REF	– сигнал регенерации
WR/RD	– сигнал запись/чтение
CS	– выбор микросхемы
X	– безразличный уровень сигнала
Roff	– выходное сопротивление при третьем состоянии (высокоомный уровень)
	– выход ИМС с тремя состояниями
	– выход ИМС с открытым коллектором
	– выход ИМС с открытым эмиттером

Система условных обозначений ИМС ЗУ

К – изделие общетехнического применения.

І – вид корпуса (Б – безкорпусное исполнение, М – металлокерамический с двумя рядами выводов (ДИП), Р – пластмассовый ДИП, Н – керамический кристаллоноситель), отсутствие символа – корпус с планарным расположением выводов.

2 – номер серии микросхем (100-899 или 1000-8999).

3 – функциональное назначение (РУ, РЕ, РТ, РР, РФ).

4 – номер разработки (1-999).

5 – типономинал микросхемы (А…Я проставляются в случае разбраковки микросхем в производстве по электрическим параметрам).

6 – вид выводов (1 – с гибкими, 2 – с ленточными, 3 – с жесткими, 4 – неразделенные кристаллы на пластине, 5 – разделенные кристаллы без потери ориентации, 6 – кристаллы без выводов).

7. Схемы МП и памяти ЭВМ выполняются в соответствии с требованиями ГОСТ.

8. Если проектируется ПЗУ необходимо решить вопрос программирования.

9. Варианты заданий приведены в таблице 1.

10. Список теоретических вопросов представлен в приложении А. Номер вопроса соответствует номеру варианта.

Приняты сокращения:

1. Номер варианта.

2. Емкость памяти в Мбайт (ОП, Мбайт).

3. Ширина выборки n (ШВ, бит).

4. Организация модуля памяти (МП).

5. Способ управления модулем.

6. Тип ИМС.

Таблица 1

№	ОП, Мбайт	ШВ, бит	МП	Организ.МП	ИМС
1.	2	3	4	5	6
	0,25	32	4К*32	а	К134РУ6
	0,05	24	3К*24	б	КР556РТ5
	1,00	32	14К*32	в	К537РУ2
	0,1	16	2К*16	а	К537РФ22
	2,0	24	2К*24	б	К132РУ3
	1,0	32	4К*32	в	К568РЕ1
	0,5	32	12К*32	а	К56РЕ1
	2,5	64	26К*64	б	К565РУ3
	0,25	24	18К*24	в	К565РУ3
	0,125	32	6К*32	а	К541РУ31
	0,6	16	10К*16	б	К541РУ31
	0,1	16	10К*16	в	К596РЕ1
	1,0	24	2К*24	а	К573РФ13
	1,5	32	5К*32	б	К541РУ31
	1,8	24	2К*24	в	К573РФ1
	2,0	32	2К*32	а	К561РУ1
	1,5	24	8К*24	б	К565РУ2
	1,0	16	8К*16	в	К556РТ17
	2,0	32	12К*32	а	К541РУ34
	0,5	24	8К*24	б	К573РФ22
	0,625	16	8К*16	в	К573РР22
	1,0	24	4К*24	а	К537РУ8
	1,0	16	32К*16	б	КР132РУ6
	0,5	16	16К*16	в	К596РЕ1
	0,265	24	24К*24	а	К568РЕ2
	1,0	32	32К*32	б	К537РУ1
	0,25	16	4К*16	в	К537РУ1
	0,5	24	4К*24	а	К134РУ6
	0,625	32	2К*32	б	К134РУ6
	1,625	48	3К*48	в	К132РУ3
	0,850	24	4К*24	а	К132РУ3
	0,5	32	4К*32	б	К568РЕ1
	1,0	24	16К*24	в	К596РЕ3
	0,625	16	30К*16	а	К1610РЕ1
	1,825	32	4К*32	б	К1610РЕ1
	1,0	24	6К*24	в	К537РУ3
	2,625	48	10К*48	а	К537РУ3
	3,0	24	32К*24	б	К1610РЕ1
	1,5	32	6К*32	а	К565РУ1
	0,25	24	8К*24	б	К568РЕ2
	0,87	8	12К*8	в	К537РУ8
	4,5	16	4К*16	а	К565РУ2
	2,5	12	10К*12	б	К134РУ6
	1,625	8	8К*8	в	К537РФ13
	0,85	12	12К*12	а	К185РУ5
	0,75	8	8К*8	в	К556РТ5

Продолжение таблицы 1

	3,5	16	К*16	б	К565РУ3
	0,1	16	10К*16	в	К596РЕ1
	1,0	24	2К*24	а	К573РФ13
	1,5	32	5К*32	б	К541РУ31
	1,8	24	2К*24	в	К573РФ1
	2,0	32	2К*32	а	К561РУ1
	1,5	24	8К*24	б	К565РУ2
	1,0	16	8К*16	в	К556РТ17
	2,0	32	12К*32	а	К541РУ34
	0,5	24	8К*24	б	К573РФ22
	0,625	16	8К*16	в	К573РР22
	1,0	24	4К*24	а	К537РУ8
	1,0	16	32К*16	б	КР132РУ6
	0,5	16	16К*16	в	К596РЕ1
	0,265	24	24К*24	а	К568РЕ2
	1,0	32	32К*32	б	К537РУ1
	0,25	16	4К*16	в	К537РУ1

ПРИЛОЖЕНИЕ А

Список теоретических вопросов

1. Назначение, область применения и способы оценки производительности многопроцессорных вычислительных систем.

2. Параллельные структуры вычислительных систем.

3. Микропроцессорные системы и способы распараллеливания.

4. Распараллеливание в вычислительных системах на уровне исполнительных устройств.

5. Процессоры EPIC-архитектуры.

6. Вычислительные системы нетрадиционной архитектуры.

7. Асинхронная вычислительная система на принципах «data flow».

8. SIMD технология на базе симметричной вычислительной системы.

9. Конвейерная организация вычислительных систем. Конвейеризация и параллелизм.

10. Классификация конвейеров. Структура многофункционального конвейера.

11. Векторно-конвейерные вычислительные системы. Векторные процессоры.

12. Структура векторно-конвейерной вычислительной системы. Архитектура векторных команд.

13. Архитектуры микропроцессорных систем.

14. Методы повышения производительности вычислительных систем.

15. Многопроцессорные вычислительные системы.

16. Интерфейсы и протоколы работы.

17. Программируемый периферийный интерфейс.

18. Особенности организации прямого доступа к памяти.

19. Устройства ввода ЭВМ. Клавиатура.

20. Интерфейс ЭВМ с видеотерминалом. Видеоадаптер. Режимы изображений: текстовый и графический режимы. Видеопамять. Анимация изображений.

21. Передача данных между ЭВМ с помощью модемов. Типы и характеристики модемов.Набор АТ-команд.

22. Прерывание микропроцессора в ЭВМ. Особенности. Примеры.

23. Программируемые таймеры и счетчики событий. Универсальная последовательная шина USB. Протокол работы USB-шины.

24. Классификация систем параллельной обработки данных. Классификация мультипроцессорных систем по способу организации основной памяти.

25. Обзор архитектур многопроцессорных вычислительных систем. Направление развития в высокопроизводительных вычислительных системах.

26. Принципы построения телекоммуникационных вычислительных систем.

27. Архитектура с полным набором команд: CISC (Complex Instruction Set Computer).

28. Архитектура с сокращенным набором команд: RISC (Reduced Instruction Set Computer).

29. Архитектура с командными словами сверхбольшой длины: VLIW (Very Long Instruction Word).

30. Типы оперативной памяти и их параметры: EDO DRAM, BEDO DRAM, СDRAM и EDRAM, SDRAM, ESDRAM, DDR SDRAM, RDRAM фирмы RAMBUS.

31. Модули для размещения оперативной памяти.

32. Типы статической оперативной памяти и параметры.

33. Типы и характеристики постоянной памяти.

34. Стековая организация памяти. Виртуальная память.

35. Внешние запоминающие устройства. Память на жестких дисках.

36. Устройства массовой памяти на сменных носителях. Устройства флеш-памяти.

37. Алгоритмы и методы организации функционирования вычислительных систем.

38. Математические основы, способы организации и особенности проектирования высокопроизводительных процессоров.

39. Требования к компонентам Многопроцессорных вычислительных систем.

40. Архитектура вычислительных систем. SMP архитектура. MPP архитектура . Гибридная архитектура (NUMA) Организация когерентности многоуровневой иерархической памяти. PVP архитектура 

41. Кластерная архитектура. Проблемы выполнения сети связи процессоров в кластерной системе.

42. Кластеры и массивно-параллельные системы различных производителей.

43. Коммутаторы для многопроцессорных вычислительных систем.

44. Назначение, область применения и способы оценки производительности многопроцессорных вычислительных систем.

45. Параллельные структуры вычислительных систем.

46. Микропроцессорные системы и способы распараллеливания.

47. Распараллеливание в вычислительных системах на уровне исполнительных устройств.

48. Процессоры EPIC-архитектуры.

49. Вычислительные системы нетрадиционной архитектуры.

50. Асинхронная вычислительная система на принципах «data flow».

51. SIMD технология на базе симметричной вычислительной системы.

52. Конвейерная организация вычислительных систем. Конвейеризация и параллелизм.

53. Классификация конвейеров. Структура многофункционального конвейера.

54. Векторно-конвейерные вычислительные системы. Векторные процессоры.

55. Структура векторно-конвейерной вычислительной системы. Архитектура векторных команд.

56. Архитектуры микропроцессорных систем.

57. Методы повышения производительности вычислительных систем.

58. Многопроцессорные вычислительные системы.

59. Интерфейсы и протоколы работы.

60. Программируемый периферийный интерфейс.

61. Особенности организации прямого доступа к памяти.