Министерство образования и науки Украины
Приазовский государственный технический университет
Кафедра технологии машиностроения
Жабинский И.А
МЕТОДИЧЕСКИЕ УКАЗАНИЯ
к выполнению лабораторной работы
«ИЗУЧЕНИЕ РЕЖИМОВ РАБОТЫ ТРИГГЕРОВ»
по курсу: «МИКРОПРОЦЕССОРНОЕ УПРАВЛЕНИЕ ТЕХНОЛОГИЧЕСКИМИ СИСТЕМАМИ»
(для студентов специальности 7.090202 «Технология машиностроения»
дневной и заочной форм обучения)
Утверждено
На заседании кафедры
технологии машиностроения
Протокол № 10 от 4.10.04
Мариуполь 2005 г.
УДК 621. (077)
Методические указания к выполнению лабораторной работы №1 «Изучение режимов работы триггеров» по курсу: «Микропроцессорное управление технологическими системами»./ Состав. : Жабинский И. А– Мариуполь, ПГТУ, 2005 г. – 9 с.
Предназначены для студентов дневной и заочной форм обучения специальности 7.09.02.02. «Технология машиностроения». Содержат указания по выполнению лабораторной работы.
Составители: И. А. Жабинский, асс.
Отв. за выпуск А. А. Андилахай, доц.
Лабораторная работа
«ИЗУЧЕНИЕ РЕЖИМОВ РАБОТЫ ТРИГГЕРОВ»
Цель работы: изучить основные типы триггеров, исследовать режимы их работы применительно к микропроцессорной технике.
Содержание работы:
1.Изучить последовательность действий на ПК в соответствии с высве-чиваемым на дисплее меню после загрузки файлов RS.EXE и DTR.EXE.
2.Изучить связи входных и выходных последовательностей сигналов для триггеров представленных типов.
3.По указанию преподавателя вызвать на экран дисплея заданную последовательность входных сигналов для одного типа триггера и ответить на поставленные вопросы по состоянию выходов триггера в меню режима «контроль».
4.Зарисовать в тетрадь временные диаграммы для режимов работы основных типов триггеров.
5.Подготовить ответы на контрольные вопросы.
-
Краткие теоретические сведения
Все логические схемы принято разбивать на два класса:
- комбинационные логические схемы, в которых используются логи-ческие элементы И, ИЛИ, НЕ;
- последовательные логические схемы, к которым относятся времязада-ющие и запоминающие устройства на основе элементов, называемых тригге-рами.
Состояние комбинационной схемы в некоторый момент времени определяется комбинацией сигналов на ее входах в тот же момент времени.
В последовательных схемах состояние выходов зависит также от состо-яния входов в предыдущие моменты времени.
В этом и состоит основное отличие двух классов логических схем.
Триггер – это электронная схема, находящаяся в одном из двух устой-чивых состояний, обозначаемых 1 и 0. Под действием входных сигналов триггер может переключаться из одного устойчивого состояния в другое.
Триггер подобен реле или двухпозиционному выключателю: он может быть в одном устойчивом состоянии или в другом, но никогда не может быть в промежуточном.
Разница между триггером и выключателем в том, что триггер управля-ется не вручную, а единичным электрическим сигналом, поступающим на его вход. Если триггер находился в нулевом состоянии (т.е. на выходе триггера сигнала нет), то он помнит это состояние до поступления очередного единичного сигнала. Если же триггер был в состоянии «1» (на выходе сигнал есть), то поступивший на его вход единичный сигнал «опрокидывает» его в нулевое состояние, тоже запоминаемое на время до прихода следующего сигнала.
Триггер запомнит свои входные сигналы даже тогда, когда эти сигналы будут сняты. Логический элемент И, ИЛИ, НЕ, напротив, не сможет запом-нить свое состояние на выходе, если будут сняты входные сигналы.
Наиболее часто используются следующие типы триггеров:
RS-триггер;
D-триггер (триггер данных);
Т-триггер (триггер со счетным входом);
JK-триггер (универсальный триггер).
По способу записи (запоминания) триггеры делятся на асинхронные и синхронные (тактируемые).
В асинхронных триггерах запись входной информации происходит непрерывно и определяется информационными сигналами, поступающими на входы в заданный момент времени.
В синхронных триггерах запись входной информации происходит лишь в моменты поступления специальных синхроимпульсов на соответствующий вход триггера.
Оба эти класса триггеров подразделяются на два подкласса по способу запуска:
триггеры с внутренней задержкой;
триггеры, переключающиеся по уровню синхроимпульсов.
Триггеры первого подкласса переключаются после окончания входного сигнала ( по заднему фронту). Триггеры второго подкласса переключаются одновременно с поступлением синхроимпульса и входного сигнала.
Если переключение триггера происходит по одному синхроимпульсу, то это однотактные триггеры, если по нескольким – многотактные.
В цифровой технике приняты такие обозначения входов триггеров:
S раздельный вход установки в единичное состояние (напряжение высокого уровня на прямом выходе Q);
R раздельный вход установки в нулевое состояние (напряжение низ-кого уровня на прямом выходе Q);
D информационный вход (на него подается информация, предназна-ченная для занесения в триггер);
С вход синхронизации;
Т счетный вход.
RS-ТРИГГЕР
Условное графическое обозначение асинхронного RS-триггера показа-но на рис. 1а, б.
а) б)
Рис.1. Условные обозначения RS-триггеров.
На рис.1 приведен асинхронный RS-триггер с прямыми а) и инверсными б) входами.
Выходы Q иQ всегда находятся в противоположных (комплементар-ных) состояниях.
Принцип работы асинхронного RS-триггера иллюстрирует его таблица истинности (А, Б) и схемы на логических элементах (рис. 2а, б)
Таблица А
-
S
R
Qt
Qt
Qt+1
Qt+1
0
0
0
1
0
1
0
1
0
1
0
1
1
0
0
1
1
0
1
1
0
1
*
*
0
0
1
0
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
1
1
0
*
*
Рис.2а. Схемы RS-триггеров на логических элементах ИЛИ-НЕ, И-НЕ.
Таблица Б
-
S
R
Qt
Qt
Qt+1
Qt+1
0
0
0
1
*
*
0
1
0
1
1
0
1
0
0
1
0
1
1
1
0
1
0
1
0
0
1
0
*
*
0
1
1
0
1
0
1
0
1
0
0
1
1
1
1
0
0
1
Рис.2б. Схемы RS-триггеров на логических элементах ИЛИ-НЕ, И-НЕ.
В таблицах А и Б символы Qt иQt обозначают уровни, которые были на выходах триггера до подачи на его входы активных уровней, а Qt+1 и Qt+1 уровни на выходах триггера после подачи на его входы активных уровней.
Звездочкой обозначено неопределенное состояние выходов триггеров (запрещенное состояние).
Активным называют логический уровень, действующий на входе логи-ческого элемента и однозначно определяющий логический уровень выходно-го сигнала. Пример определения уровней в схемах транзисторно-транзистор-ной логики (ТТЛ) приведен на рис. 3.
Рис. 3. Уровни ТТЛ-логики.
Для элементов ИЛИ-НЕ за активный уровень принимают высокий уровень, а для элементов И-НЕ низкий уровень.
Для триггера с прямыми входами:
Режим S = 1, R = 0 называют режимом записи 1 (установа 1);
Режим S = 0, R = 1 называют режимом записи 0 (установа 0);
Режим S = 0, R = 0 обеспечивает хранение информации, т.е. сохранение
предыдущих значений Qt иQt.
Режим S = 1, R = 1 является запрещенным и не используется, так как во время действия информационных сигналов логические уровни на выходах триггера одинаковы, а после окончания их действия триггер может равно-вероятно принято любое из устойчивых состояний.
Рис. 4. Временные диаграммы RS-триггеров.
При описании работы последовательных логических схем часто используют временные диаграммы сигналов.
Временные диаграммы сигналов для асинхронного RS-триггера с прямыми входами имеют вид, представленный на рис. 4.
D – ТРИГГЕР
D-триггер – это триггер задержки, так как информационный сигнал (0 или 1), поступающий на вход D, задерживается в триггере на один такт, прежде чем появится на выходе Q.
а) б)
Рис. 7 а, б. D-триггер: а) условное графическое обозначение;
б) схема на элементах И-НЕ.
Условное графическое обозначение D-триггера и его схема на элемен-тах И-НЕ приведена на рис.7 а, б.
В триггерах этого типа на выходе Q устанавливается тот же уровень, что и на информационном входе D после того как на тактовый вход С поступит синхронизирующий импульс.
Таблица переходов D-триггера
-
D
С
Qt
Qt
Qt+1
Qt+1
0
1
0
1
0
1
0
1
1
1
1
1
0
0
0
0
0
0
1
1
0
0
1
1
1
1
0
0
1
1
0
0
0
1
0
1
0
0
1
1
1
0
1
0
1
1
0
0
JK-ТРИГГЕР
JK-триггер – это универсальный триггер, обладающий характеристика-ми всех других типов триггеров. JK-триггер имеет два информационных входа J и К , синхронизирующий вход С и два выхода Q иQ.
Эти триггеры могут быть синхронными и асинхронными. Действие асинхронного JK-триггера поясняется диаграммами на рис.8 в, из которых следует, что при поочередном поступлении импульсов на входы J и К этот триггер действует подобно RS-триггеру, но отличается от него при одновре-менной подаче импульсов на оба входа: выходное состояние при этом меняется на противоположное предшествующему.
а) б)
Рис. 8. Схема асинхронного JK-триггера на элементах И-НЕ ):
а) условное графическое обозначение;
б) схема на логических элементах/
Таким образом, JK-триггер не имеет запрещенных состояний входов и может выполнять функции RS-, D-, Т-триггера. Работа синхронного JK-триггера аналогична работе синхронного RS-триггера: все переходы выход-ных состояний происходят в зависимости от входных состояний, но в момен-ты появления синхроимпульсов (их фронтов).
Условное графическое обозначение и схема на логических элементах И-НЕ JK-триггера представлены на рис. 8 а, б.
Таблица истинности JK-триггера
-
Режимы
J
K
Qt+1
Qt+1
Нет изменений
0
0
0
0
0
0
1
0
Установка
0
0
0
1
1
0
0
1
0
Установка
1
1
0
0
0
0
1
1
1
Переклю-
чение
1
1
1
1
0
1
1
0
JK - триггеры запускаются фронтами синхронизирующего импульса: положительный фронт используется для распознавания входных сигналов, отрицательный – для запуска переключений состояния (режимов) триггера.
ПОСЛЕДОВАТЕЛЬНОСТЬ ВЫПОЛНЕНИЯ РАБОТЫ
1.Загрузить файл RS.EXE и вызвать на экран логическую схему RS-триггера с прямыми входами.
2.Ввести с клавиатуры символы 1 и 0 на входы R и S и зафиксировать изменения на выходах Q иQ.
3.Представить работу синхронного RS-триггера с помощью таблицы и временных диаграмм.
4.Выполнить пункты 1 – 3 для D-триггера, загрузив файл DTR.EXE.
5.Указать в отчете назначение рассмотренных триггеров.