вычислительные сети

Рис. 4.1 Структурная схема полусумматора

Логические зависимости: логические зависимости полусумматора Si и компаратора (3.1) очень похожи, так как они инверсны по отношению друг к другу.

Уравнения, положенные в основу одноразрядного сумматора, используются и при построении многоразрядных сумматоров. Логика работы каждого разряда сумматора описывается таблицей 4.1, которую можно считать таблицей истинности. Таблица истинности сумматора, учитывающего сигналы переноса, отличается от таблицы полусумматора (табл. 4.1) дополнительным входом p - переносом предыдущих разрядов. Исходные логически зависимости, формируемые по таблице 4.1 имеют следующие совершенные ДНФ:

После преобразования:

В приведенных выражениях индексы у переменных в правых частях уравнений опущены. Из анализа логических зависимостей видно, что структурная схема i-го разряда сумматора требует включения в свой состав трех схем сравнения для формирования разрядной суммы и шести схем совпадений – рис. 4.2.

Рис. 4.2 – Структурная схема одного разряда комбинационного сумматора

Структурная схема многоразрядного комбинационного сумматора на электрических схемах – на рисунке 4.3.

Рис. 4.3 – Структурная схема многоразрядного комбинационного сумматора

3.3 Схемы с памятью

•Триггеры

•Регистры

•Счетчики

•Сумматоры

Более сложным преобразователем информации являются схемы с памятью. Наличие памяти в схеме позволяет запоминать промежуточные состояния обработки и учитывать их значения в дальнейших преобразованиях. Выходные сигналы в схемах данного типа формируются по совокупности входных сигналов и совокупности состояний схем памяти. При этом различают текущий дискретный момент времени t и последующий (t+1) момент времени.

Передача значения между моментами времени t и (t+1) осуществляется обычно с применением двухступенчатой памяти и синхронизирующих импульсов (СИ).

Вкачестве простейшего запоминающего элемента в ЭВМ используют триггеры.

I.Триггеры

Условия работы триггера могут быть показаны в виде таблицы переходов, представляющей собой модификацию таблицы истинности.

Таблица 1.1 Условия работы триггера

R	S	Qt	Qt	Режим
0	0	0	1	Хранение
1	0	0	0	Установка 0
0	1	1	1	Установка 1
1	1	?	?	Запрещенное
				состояние

Содержание таблицы расшифровывается следующим образом. Элемент памяти может сохранять значение Qt = 0 или Qt = 1 в зависимости от ранее установленного состояния. При отсутствии входных сигналов на входах R и S (R = 0 и S = 0) значения Qt+1 в первой строке таблицы в точности повторяют значение Qt. При поступлении сигнала R = 1 (сигнал установки "нуля") элемент независимо от своего состояния принимает значение, равное нулю, Qt+1 = 0. если же на вход S поступает сигнал установки "единицы" (S = 1), то Qt = 1 независимо от предыдущего состояния Qt.

Одновременное поступление сигналов на входы R и S запрещено – это может привести к непредсказуемому состоянию. В схемах формирования сигналов R и S должны быть предусмотрены блокировки, исключающие их совпадения, S = R = 1.

Логическая зависимость, описывающая работу элемента памяти, имеет вид

Упростив (1.1), имеем:

Для реализации полученной зависимости в базисе И-НЕ применим правило де Моргана и получим функцию, по которой можно построить схему элемента памяти – асинхронного RS-триггера – рис.1.1.

Рис. 1.1 Схема асинхронного RS - триггера

RS-триггер широко распространен в схемах ЭВМ. Одиночные триггеры этого типа часто используются в различных блоках управления. В асинхронных RS-триггерах имеется один недостаток: сигналы R и S должны быть разнесены во времени. Дополнение этого триггера комбинационными схемами синхронизации на входе и выходе позволяет получить триггеры с более сложной логикой работы: синхронные RS-, T-, JK-, D- триггеры и целый ряд комбинированных RST-, JKRS-, DRS-триггеров. Прописные буквы в названиях триггеров обозначают:

•R (Reset – сброс) – вход установки триггера в нулевое состояние, Q = 0;

•S (Set – установка) – вход установки триггера в единичное состояние, Q = 1;

•Т (Toggle – релаксатор) – счетный вход триггера;

•J (Jerk – внезапное включение) – вход установки JK-триггера в единичное состояние Q = 1;

•K (Kill – внезапное выключение) – Q = 1;

•D (Delay – задержка) – вход установки триггера в единичное или нулевое состояние на время, равное одному такту;

•С (Clock – часы) вход синхронизирующих тактовых импульсов.

На рисунке 1.2 приведена схема Т-триггера (RS-триггер преобразуется в Т-триггер).

Рис. 1.2 – Схема триггера со счетным входом:

а) функциональная схема; б) временная диаграмма

При значении Xt = 0 триггер сохраняет свое ранее установленное состояние – режим хранения состояния, при Xt = 1 триггер переходит в противоположное состояние. Таблица переходов (табл. 1.2) и диаграмма работы (рис. 1.2, б) отражают динамику работы этого элемента.

Таблица 1.2 Таблица переходов Т - триггера

Входные	Состояние
сигналы		Qt		Режим
Xt	0		1
0	0		1	Хранение
1	1		0	Инверсия

Используя таблицу переходов, можно получить логическую функцию, реализуемую Т-триггером:

Эта зависимость очень похожа на функцию для одноразрядного комбинационного сумматора.

Наиболее сложным типом триггера является JK-триггер. Он, по существу, является объединением двухтактного RS- и Т-триггеров. Этому соответствует таблица переходов (таблица 1.3).

Таблица 1.3. Таблица переходов JK-триггера

Входные			Состояние
сигналы			q			Режим
J		K	0		1
0		0	0		1	Хранение
0		1	0		0	Установка 0
1		0	1		1	Установка 1
1		1	1		0	Инверсия

Схема JK-триггера – на рис. 1.3.

Рис. 1.3 – Функциональная схема JK-триггера

D-триггер обычно строится на основе двухтактного RSили JK-триггера. Он предназначен для хранения состояния (1 или 0) на один период тактовых импульсов (с задержкой на 1 такт). Его переходы отражены в таблице 1.4.

Таблица 1.4 Таблица переходов D-триггера

Входные	Состояние
сигналы	q			Режим
D	0		1
0	0		0	Установка 0
1	1		1	Установка 1

На рис. 1.4 – варианты построения D-триггера.

Рис. 1.4 – D-триггер:

а) функциональная схема на основе RS-триггера; б) функциональная схема на основе JK-триггера

Все перечисленные элементы памяти позволяют хранить одну единицу информации - bit или одну двоичную единицу.

При построении ЭВМ широко используются функциональные схемы, обеспечивающие операции хранения и преобразования информации над группами битов (машинными словами). Такие сложные схемы называются узлами. К типовым узлам относят: регистры, счетчики, сумматоры. Все они принадлежат к регулярным структурам, состоящим из одинаковых параллельно работающих одноразрядных схем.

II. Регистры

Регистр – узел, предназначенный для приема, временного хранения и выдачи машинного слова. Регистры могут также использоваться для некоторых операций преобразования данных: сдвига кода числа (слова) на определенное число разрядов влево или вправо, для преобразования последовательного кода числа в параллельный и наоборот и т.д. Эти дополнительные функции регистров обеспечиваются путем усложнения схем сравнения, выбора более сложных триггеров и подключения дополнительных логических схем на их входах и выходах.

Таким образом, регистры представляют собой совокупность триггеров, число которых соответствует числу разрядов в слове, и вспомогательных схем, обеспечивающих выполнение различных операций над словом.

На рисунке 2.1 – функциональная схема n-разрядного регистра, построенного на RSтриггерах. Информация в регистр записывается под действием сигнала "Запись". Предварительно перед установкой кода на регистр обычно на все разряды R подается сигнал сброса. Подключение к входам R дополнительных инверторов позволяет избежать этой предварительной операции. На вход каждого разряда поступает парафазный код двоичной цифры (Xi - на вход Si и инверсный на вход Ri) , т.е. прямое и инверсное значения кода подаются в противофазе.

Рис. 2.1 – Функциональная схема регистра на RS - триггерах

На рисунке 2.2 – функциональная схема регистра, дополненная логическими элементами для преобразования хранящегося на регистре кода. По сигналу "Прямой код" с регистра считывается прямой код хранящихся данных, а по сигналу "Обратный код" - инверсное значение каждого разряда слова. Если оба этих сигнала поступают одновременно, то считывается парафазный код хранящейся информации. Более сложная логика на входе и выходе запоминающих элементов позволяет строить сдвигающие регистры.

Рис. 2.2 – Схема выдачи информации из регистра

III. Счетчики

Счетчик - это узел ЭВМ, позволяющий осуществлять подсчет поступающих на его вход сигналов и фиксацию результат в виде многоразрядного двоичного числа. Счетчик, состоящий из n- триггеров, позволяет подсчитывать до N сигналов, связанных зависимостью n = log2N или N = 2n.

ВЭВМ счетчики используются для подсчета импульсов, сдвигов, формирования адресов и т.д. Функционально различают суммирующие, вычитающие, реверсивные счетчики. Они отличаются друг от друга логикой работы дополнительных логических элементов, подключаемых к триггерам.

Воснову построения любого счетчика положено свойство Т-триггеров изменять свое состояние при подаче очередного сигнала на счетный вход Т.

На рисунке 3.1 – схема трех разрядов суммирующего счетчика, построенного на Т- триггерах.

			Рис. 3.1 – Организация счетчика на Т-триггерах:
				а) функциональная схема; б) временная диаграмма
	Логика работы Т-триггера – в таблице 3.1.
		Таблица 3.1 – Таблица переходов трехразрядного счетчика
Вход					Состояние								Реж
х	000	001		010	011		100	101		110		111
0	000	001		010	011		100	101		110		111	Хран
1	001	010		011	100		101	110		111		000	Сч

IV. Сумматоры

Сумматор - это узел, в котором суммируются коды чисел. Как правило, любой сумматор представляет собой комбинацию одноразрядных сумматоров. Сумматоры различают по принципам построения: накапливающего типа и комбинационного типа. Сумматоры накапливающего типа строят на сложных JKRS - триггерах, дополняя их выходы достаточно сложными схемами формирования и распространения переносов. Процесс сложения при этом осуществляется поэтапно. Сначала на триггерах сумматора фиксируется код первого операнда, затем на счетные коды разрядов подается код второго операнда.

По зависимостям (4.3) (см. главу 3: комбинационные схемы) на каждом триггере формируются одноразрядные суммы и значения переносов между разрядами. Учет возникающих переносов задерживает формирование окончательного результат суммы и может требовать дополнительных тактов сложения. Из-за этого многоразрядные схемы сумматора накапливающего типа используются достаточно редко. Для построения сумматоров используют сумматоры комбинационного типа. У комбинационного сумматора на входе и выходе имеются регистры для хранения и преобразования кодов операндов и результат – рис. 4.1.

Рис. 4.1 – Упрощенная схема сумматора ЭВМ

Регистр Рг1 предназначается для хранения кода первого операнда, регистр Рг2 – для хранения кода второго операнда. Сумматор по сигналам из устройств управления настраивается на выполнение определенной машинной операции, соответствующей коду операции, находящемуся в коде команды. Результат выполняемой операции фиксируется в регистре Рг3. при необходимости этот результат может использоваться для продолжения вычислений. Для этого предусматривается возможность перезаписи содержимого регистра Рг3 на Рг1 в качестве значения одного из операндов при выполнении очередной операции.

4 ЛОКАЛЬНЫЕ КОМПЬЮТЕРНЫЕ СЕТИ

4.1 Архитектура локальных сетей

Локальная вычислительная сеть объединяет несколько цифровых устройств, расположенных на территории до 10 квадратных километров. В качестве устройств могут быть рабочие места, мини- и микрокомпьютеры, интеллектуальная инструментальная аппаратура, объединенная высокоскоростными каналами передачи данных. Подключение станций к передающей среде осуществляется с помощью сетевых адаптеров, которые выполняют следующие функции:

•Преобразование последовательных кодов в параллельные; согласование уровней сигналов и скоростей обмена.

•Кодирование информации; организация доступа к передающей среде.

Кпервым относятся функции, которые не зависят от типа и характера сети, а вторые

–определяются конкретным типом сети. Наличие высокоскоростных каналов является отличительной особенностью локальных сетей. Современные локальные сети обеспечивают передачу информации свыше 100 Мбит/с, например сети 100 VG-AnyLAN, Fast Ethernet. Локальные сети можно классифицировать по двум основным признакам: конфигурация и методы передачи информации.

По общей конфигурации различают:

• звездообразные,

• шинные,

• кольцевые,

• древовидные локальные сети.

Звездообразная локальная сеть характеризуется наличием центрального узла коммутации, к которому (или через который) посылаются все сообщения. В качестве центрального узла коммутации может использоваться специальный компьютер, в функции которого входят: управление работой всей локальной сети, согласование скоростей работы станции и преобразование протоколов обмена, что позволяет в рамках одной сети объединять разнотипные абонентские системы. Однако при подключении большого числа абонентских систем поддержание высокой скорости коммутации требует значительных аппаратурных затрат. Функциональная нагрузка центрального узла определяет его сложность, что сказывается на его надежности. В связи с этим в большинстве современных звездообразных сетей функции коммутации абонентских систем и управления сетью разделены между коммутатором и сетевым сервером. Последний подключается к коммутатору как абонентская система, но с максимальным приоритетом. В этом случае структура центрального узла упрощается, что в сочетании с высокоскоростными каналами позволяет достичь достаточно высокой скорости передачи данных. На рисунке 1 – структура звездообразной сети с распределенным управлением.