Схемотехника / Skhemotekhnika_Test_2

Вопрос	Варианты ответа
Двоичный код, какого числа сформируется на выходах суммы четырехразрядного сумматора при сложении чисел 11 и 13	8	+
	11
	13
	24
	31
Мультиплексор 16→1 можно использовать как логический универсальный элемент для реализации функций от следующего числа переменных	1
	2
	4
	8
	16	+
Двоичному коду 101 (X2X1X0) на входе полного дешифратора будет соответствовать выходная кодовая комбинация	00001000 (Y7-Y0)
	01000000 (Y7-Y0)
	00000101 (Y7-Y0)
	00001010 (Y7-Y0)	+
	00100000 (Y7-Y0)	?
Коду 11111001 (X0X1-X7) на входе шифратора приоритетов будет соответствовать выходная кодовая комбинация	001	?
	010
	011
	100
	101	+
Какая максимальная разрядность суммы двух четырехразрядных двоичных чисел	8
	6
	5	+
	4
	2
Код какого числа сформируется на выходах четырехразрядного устройства для вычитания двоичных кодов чисел при выполнении операции 9-13	7	?
	13
	6
	12	+
	10
Инверсному двоичному коду числа 12 будет соответствовать двоичный код числа	21
	4
	3	+
	2
	1
При комбинации управляющих сигналов S0=0, S1=1, S2=0 к выходу мультиплексора будет подключен сигнал с входа	D0
	D1	?
	D2	+
	D4
	D8
Какое устройство требуется использовать, чтобы его входной и выходной коды были связаны соотношением Nвых=2^n?	Мультиплексор
	Дешифратор	+
	Шифратор приоритетов
	Умножитель
	Сумматор
Чему равно количество логических функций от двух переменных?	2
	4
	8
	16	+
	32

Вопрос	Варианты ответа
Для коррекции результата в четырехразрядном двоично-десятичном сумматоре при значении суммы > 15 к ней необходимо прибавить	15
	10
	8
	6	+
	1
Коду 11001011 (X0X1-X7) на входе шифратора приоритетов будет соответствовать выходная кодовая комбинация	001 (Y2Y1Y0)
	010 (Y2Y1Y0)	+
	011 (Y2Y1Y0)
	100 (Y2Y1Y0)
	101 (Y2Y1Y0)
Двоично-десятичный код числа 35 равен	3-5
	0010 0011
	0011 0101	+
	100011
	35х2/10
Чему будет равен сигнал на выходе переноса четырехразрядного двоичного сумматора при сложении чисел 11 и 9 и C0=0?	20
	16
	4
	1	+
	0
Двоичному коду 010 (X2X1X0) на входе полного дешифратора будет соответствовать выходная кодовая комбинация	00001000 (Y7-Y0)
	01000100 (Y7-Y0)
	00000100 (Y7-Y0)	+
	00001010 (Y7-Y0)
	00010000 (Y7-Y0)
За какое количество шагов можно будет получить результат сравнения двух восьмиразрядных чисел в последовательном компараторе, если они равны?	16
	9
	8	+
	6
	1
В выходном каскаде матричного дешифратора 4->16 используются элементы	НЕ
	2И	+
	3И
	4И
	8И
При подаче какого числа на выходе схемы контроля чётности сформируется логический нуль?	0111011101
	1010111100	+
	1001001101
	0010101101
	0101000010
Какой код будет сформирован на выходах суммы и переноса полного одноразрядного двоичного сумматора, если A0=1, B0=1, C0=1	S0=1, C1=0
	S0=1, C1=1	+
	S0=0, C1=0
	S0=0, C1=1
	S0=3, C1=0
Какую из функций от двух переменных нельзя реализовать с помощью мультиплексора	Логическое ИЛИ
	Логическое ИЛИ-НЕ
	Неопределенность	+
	Сумма по модулю два
	Тождественную 1

Вопрос	Варианты ответа
Какая из структур многоразрядных дешифраторов обладает минимальным быстродействием?	Линейная
	Пирамидальная	+
	Матричная
	Смешанная
	Многокаскадная
Чему равен сигнал переноса в полном одноразрядном двоичном сумматоре, если A0=0, B0=0, C0=1	0	+
	1
	2
	3
	4
Чему равно число выходов у полного двоичного дешифратора с пятью управляющими входами?	1
	4
	16
	32	+
	64
Какое максимальное число может быть сформировано при умножении двух четырехразрядных двоичных чисел?	16
	8
	255
	225	+
	32
Коду какого числа будет соответствовать комбинация управляющих сигналов 101 на входах дешифратора 3→8	3
	5	+
	8
	11
	32
Вместо вычитания из четырехразрядного двоичного числа 15 двоичного кода числа 7, к первому требуется прибавить	15
	7
	8
	9	+
	10
Какова будет максимальная разрядность произведения двух четырехразрядных двоичных чисел?	16
	12
	8	+
	4
	2
Коду 10111001 (X0X1-X7) на входе шифратора приоритетов будет соответствовать выходная кодовая комбинация	001 (Y0Y1Y2)	+
	010 (Y0Y1Y2)
	011 (Y0Y1Y2)
	101 (Y0Y1Y2)
	110 (Y0Y1Y2)
Для коррекции результата в четырехразрядном двоично-десятичном сумматоре при значении суммы ≥ 10 к ней необходимо прибавить	10
	8
	6	+
	5
	1
Признак равенства двух одноразрядных чисел в виде сигнала логического нуля можно сформировать, используя элемент	И
	И-НЕ
	Сумматор по модулю 2	+
	ИЛИ-НЕ
	ИЛИ