- •Тема 1.1: Класифікація мікропроцесорів. Архітектура процесорів Intel 8086.
- •1.4. Структура вбудованого мікроконтролеру
- •1.5. Системна шина
- •Тема 2.2: Арифметичні операції над числами. Логічні операції над числами та строками. Умовні та безумовні переходи.
- •2.2.1 Додавання цілих чисел. Синтаксис команд
- •2.2.2 Віднімання цілих чисел. Синтаксис команд
- •2.2.3 Множення цілих чисел. Синтаксис команд.
- •2.2.4 Ділення цілих чисел. Синтаксис команд
- •2.2.5 Арифметичний зсув вліво і вправо. Синтаксис команд
- •2.2.6 Безумовний перехід та порівняння. Синтаксис команд.
- •2.3.3. Команди організації циклів. Синтаксис команд
- •3.1.2. Сегментні регістри. Состав шинного інтерфейсу.
- •3.1.3. Індексні регістри. Регістр флагів.
- •3.1.4. Функції алу. Призначення адресних входів алу
- •Тема 3.2: Система команд мікропроцесору i8080. Організація пам’яті та портів вводу/виводу.
- •Тема 5.1: Система команд i8086. Система переривів. Адресація пам’яті. Директиви передачі керування.
- •5.1.2. Команди перериву за переповненням. Синтаксис команд.
- •5.1.3. Повернення з переривів та підпрограм.
- •5.1.4. Сегментна організація пам’яті.
- •5.1.5. Фізична адреса байту в пам’яті.
- •5.1.6. Формування логічного адресу.
- •Тема 5.2: Сопроцесор і арифметичне розширення процесору. Синхронізація програми та керування таймером.
- •5.2.1. Функції та призначення сопроцесору.
- •5.2.4. Синхронізація сигналів таймеру.
- •Тема 5.3: Програмування вводу/виводу даних на зовнішні пристрої. Обмін даними в локальних мережах.
- •5.3.1. Функції інтерфейсу вводу/виводу.
- •5.3.2. Керування обміном даними. Програмний обмін.
- •5.3.3. Керування обміном даними. Обмін за переривом.
- •Тема 6.1: Архітектура мікроконтролеру i8086. Організація пам’яті і регістрів. Прямий доступ до пам’яті.
- •6.1.1. Організація пам’яті. Адресний простір.
- •6.1.2. Структура процесору i8086. Виконавчий модуль.
- •6.1.3. Структура процесору i8086. Шиний інтерфейс
- •6.1.4. Структура процесору i8086. Керування і таймінг.
- •6.1.5. Контролер динамічної пам'яті. Схема модуля.
- •Тема 6.2: Організація портів вводу/виводу. Інтерфейси зовнішніх пристроїв для взаємодії з технологічним обладнанням.
- •Тема 6.3: Тактовий генератор. Таймери. Лічильники. Внутрішня та зовнішня пам’ять. Шини адресу та даних.
- •6.3.1. Мікросхема тактового генератору.
- •6.3.2. Структурна схема програмованого таймеру.
- •6.3.3. Режими роботи програмованого таймеру.
- •6.3.4. Нарощування об’єму пам’яті.
- •Тема 6.4: Система переривів. Контролер переривів. Організація механізму переривів. Перериви таймеру.
- •6.4.1. Контролер переривів. Джерело переривів.
- •6.4.2. Запроси переривів. Типи векторів переривів.
- •6.4.3. Адреси функцій переривів. Приклад визову перериву.
- •Тема 7.1: Засоби організації обміну із зовнішніми приладами. Схема виводів. Програмовані виводи.
- •7.1.1. Схема виводів мікропроцесору i8086.
- •7.1.2. Адресація 8-бітного пристрою.
Тема 1.1: Класифікація мікропроцесорів. Архітектура процесорів Intel 8086.
1.1. Гарвардская архитектура микропроцессоров
Простейшая архитектура процессора, общая для CISK и RISK называется гарвардской.
Дешифратор команд
ПЗУ программ
(ROM)
ШД
ШД
ША ША
ОЗУ данных
(RAM)
ШУ ШУ
ШД
ШД
Стек
Регистры АХ, ВХ
ШД
ШД
IN/OUT
ПЗУ – память програмного кода и констант
ОЗУ - память данных, предназначена для временного хранения данных.
Дешифратор команд предназначен для дешифрации програмного кода, считуемого из ПЗУ.
Стек – микросхема ОЗУ для временного хранения данных и номера прерывания (адрес внешнего устройства).
IN/OUT – интерфейс ввода – ввода.
Регистры – програмируемые микросхемы для хранения данных, извлекаемых из стека и прерываний, устанавливаемых для интерфейса ввода- вывода.
1.2. Шина ардесу, шина данных, шина управления. Предназначение шин
ША – служит для передачи адресов при обращении к памяти или устройства ввода- вывода
ШУ – предназначена для передачи управляющих сигналов.
ШД – предназначена для пересылки данных между узлами.
1.3. Архітектура CISK та RISK. Визначення і спеціалізація
Особенностью микропроцессоров с RISK архитектурой является ограниченный набор микрокоманд.
Для увеличения быстродействия RISK процессоров принимают следующие решения:
1) увеличение количества регистров
2) использование стандартного набора команд (не более 5 мс)
3) увеличение разрядности шины данных
Особенности процессоров, выполненных с CISK :
1) специализированный интерфейс для подключения внешних устройств (SATA или ISA)
2) расширенный набор микрокоманд
3) разделение на шину адреса и шину управления
1.4. Структура вбудованого мікроконтролеру
ШД, ШУ
Память программ
Шшоолоор454545ЩШ
Ядро МП
Програмный интерфейс
Память данных
Тактовые сигналы ШД ШУ
На чипе встроенного микропроцессора также релизуются следующие компоненты:
Схема запуска МП, внутренний генератор тактовых импульсов, таймеры, интерфейс ввода-вывода, схема питания.
1.5. Системна шина
Объединяет несколько микросхем в микропроцессоре и имеет универсальные номера линий:
- адреса
- питания микросхем
- управляющих выводов микросхем.
Тема 2.2: Арифметичні операції над числами. Логічні операції над числами та строками. Умовні та безумовні переходи.
2.2.1 Додавання цілих чисел. Синтаксис команд
Для команди ADD в якості приймача або джерела може бути регістр або змінна
ADD Приймач, Джерело, де
Приймач ← Приймач + Джерело
Пр. ADD numbers
mov BX, 1FFEh
mov CX, 3
ADD BX, CX ;BX=2001h, CX=0003h
Команда ADC враховує перенесення старшого розряду при додаванні.
ADC Приймач, Джерело, де
Приймач ← Приймач + Джерело + CF
Пр. mov AL, 0FFh
das ;AL=AL-60h, CF=1 (das встановлю прапор перенесення)
mov AX, 1125h
ADC AX, 2C25h ; AX=3D4Bh, if CF=1, якщо не додавати 1, то АХ=3D4A
Обмеження: в якості приймача не може застосовуватися значення.