ФЕДЕРАЛЬНОЕ АГЕНТСТВО СВЯЗИ

Государственное образовательное учреждение

Высшего профессионального образования

Московский технический университет связи и информатики

Контрольная работа

по дисциплине «Вычислительные машины, системы и сети »

Вариант №08.

2016 г.

Задание на контрольную работу.

I=0; J=8.

Разработать аппаратное и программное обеспечение микропроцессорной системы для управления полуавтоматической установкой для сортировки посылок.

1. Разработать функциональную схему микропроцессорной системы управления технологическим процессом.

2. Разработать программную модель микропроцессорной системы.

3. Разработать принципиальную схему микропроцессорной системы.

4. Разработать алгоритм и программу управления технологическим процессом.

5. Рассчитать быстродействие и объем требуемой памяти программы.

Исходные данные.

Величина	Выражение	Значение
Тип микропроцессора	КР1810ВМ86	КР1810ВМ86
Адрес порта ввода	0Jh	08h
Адрес порта вывода	1: 0[J+1]h; 2: 0[J+2]h	1: 09h; 2: 10h
Количество датчиков	N = 20 + 10 x I + 5 x J	N = 60
Количество исполнительных элементов	M = 5 x (I + J) + 3	M = 43
Номер I-го датчика DI	l = 20 + I	I = 20
Номер k-го датчика Dk	k = 10 + 10 x I + 5 x J	k = 60
Номер r-го исполнительного элемента ИЭr	r = 3 x (I + J) + 3	r = 27

Для решения задачи необходимо спроектировать принципиальную схему устройства управления сортировкой посылок.

Требование к устройству: анализировать сигналы с дискретных датчиков в количестве 60 штук, и управлять 43 исполнительными механизмами.

Схема построена на микропроцессоре КР1810ВМ86. Для работы указанного процессора, ему необходима постоянная память программ (ПЗУ) и оперативная память данных (ОЗУ). Данные запоминающие устройства реализованы на микросхемах К537РФ2 и К537РУ10, по две штуки соответственно. Парное применение данных микросхем обусловлено 16 битной шиной процессора.

Функциональная схема приведена на рисунке ниже.

Генератор собран по типовой схеме на элементе КР1810ГФ84 с необходимым количеством дискретных элементов и в особом описании не нуждается. Необходимо отметить, что для обеспечения надежной инициализаций системы (сброса) в указанную часть схемы введен диод VD1.

Центральный процессор включен в типовом минимальном режиме. Необходимо отметить, что ИС КР1810ВМ86 имеет мультиплексированную шину адреса и данных. Данное свойство обеспечивает необходимость использования шинных формирователей при подключении ЦП к остальным микросхемам.

Шинные формирователи выполнены на четырех интегральных схемах. Две (DD28 и DD29) КР580ВА86 являющиеся двунаправленными буферными регистрами необходимы, так как нагрузочная способность выходов процессора не обеспечивает подключение к нему необходимого количества входов. Две другие ИС (DD26 и DD27) КР580ИР82 необходимы для «защелкивания» адреса опрашиваемой ячейки памяти и ввода-вывода.

Вышеописанные ИС управляются тремя сигналами напрямую с ЦП (ALE, DEN, DT/R).

Как отмечалось выше, ОЗУ и ПЗУ выполнены на восьми битных ИС. Вследствие чего необходимо их парное применение. Демультиплексирования шина адреса обеспечивает адресное пространство для обоих наборов микросхем (ОЗУ и ПЗУ) разделением по разряду А12. А именно, когда А12=0, то есть выбран адрес ячейки меньше чем 2¹², адресуется ПЗУ и наоборот если А12=1 то есть адрес больше или равен 2¹², значит соответственно ОЗУ. Данное разделение организованно подачей на вход выбора микросхемы (CS) разнополярного сигнала А12 инвертированного элементом DD25:A.

Управление ИЭ построено на 6 регистрах К555ИР23. Они подключены параллельно к младшей части шины данных устройства. Так как по требованию порта вывода всего два (адреса 09h и 0Ah) в схеме вывода применен дополнительный регистр DD17. В нем «защелкивается» номер микросхемы ИР23 в которую в дальнейшем будет произведен вывод.

Алгоритм вывода.

• Подготавливаем номер ИС ИР23 в регистре DD17 записывая его в порт 0Ah в старшем полубайте.

• Записываем необходимые данные в выбранную ИР23.

При общем сбросе устройства регистр ИР15 так же сбрасывается в 0.

Считывание состояние датчиков происходит через порт 08h. Однако здесь мы сталкиваемся с той же проблемой что и при выводе. 60 каналов через один порт не считать. Поэтому для мультиплексирования применены 8 ИС типа К555КП7. Для дополнительной адресации данных ИС в схеме применен еще один регистр ИР15 (DD10).

Алгоритм ввода.

• Подготавливаем номер канала в микросхемах КП7 в регистре DD10 записывая его в порт 0Ah в младшем полубайте.

• Через некоторое время (обусловленное временем задержки КП7) на входах ИС К555ИР22 (DD9) формируются восемь сигналов, по одному с каждой микросхемы КП7 соответственно.

• Считываем необходимые данные через ИР22.

• Повторяем описанные процедуры еще семь раз для считывания всех состояний подключенных датчиков.

Для нормального функционирования входящих в состав устройства блоков необходим блок логики адреса, который, видя адрес запрашиваемой ячейки данных сформирует сигнал выбора на нужную ИС. В данном случае ЦП «объясняет» внешним микросхемам кому сейчас надо поработать тремя сигналами: RD, WR и MIO, и адресом ячейки.

Первые два сигнала являются инверсными, это значит, что их активный уровень – низкий.

• RD – сигнал чтения (данные с шины в процессор)

• WR – сигнал записи (данные из процессора в шину)

• MIO – высокий уровень активирует память, низкий – порты ввода/вывода

Для получения сигналов MR и MW которые соответственно активируют чтение из памяти и запись в нее, предназначены элементы DD28A, DD28B и DD25С. Данная подсхема обеспечивает проход активного уровня сигнала RD к MR и WR к MW только при высоком уровне сигнала MIO, что соответствует работе ЦП с памятью.

Для работы с портами ввода/вывода выделены три адреса: 08h, 09h и 0Ah. На элементах DD28С, DD28D и DD31A построена схема детекции нуля в старшем полубайте адреса. А именно, только если на всех четырех битах А4 – А7 будут нули разрешающий ноль будет и на ноге №4 элемента DD31В. В свою очередь последний также кроме описанного сигнала проанализирует сигнал MIO, низкий уровень которого свидетельствует о работе ЦП с портами. И лишь когда на всех данных ногах будут нули, придет разрешающий сигнал на дешифраторы DD29 и DD30.

Указанные дешифраторы К555ИД7 отвечают окончательное определение установлен ли на шине данных нужный адрес. Так же на ИД7 приходят разрешающие сигналы RD и WR. DD29 управляет вводом, DD30 соответственно выводом.