Министерство транспорта Российской Федерации

Федеральное агентство железнодорожного транспорта

2. Государственное образовательное учреждение высшего профессионального образования

4. САМАРСКИЙ ГОСУДАРСТВЕННЫЙ УНИВЕРСИТЕТ ПУТЕЙ СООБЩЕНИЯ

Кафедра «Мехатроника в автоматизированных производствах»

5. МИКРОПРОЦЕССОРНАЯ ТЕХНИКА

   2. Конспект лекций для студентов специальности 220401

«Мехатроника»

дневной формы обучения

Составитель В.А. Засов

4. Самара 2008

6. УДК 681.3(075)

Микропроцессорная техника [Текст]: Конспект лекций для студентов специальности 220401 «Мехатроника» дневной формы обучения / Засов В.А.– Самара: СамГУПС, 2008. – 160 с.

Утверждено на заседании кафедры «Автоматизированные системы обработки информации и управления» 29 апреля 2008 г., протокол №9.

Печатается по решению редакционно-издательского совета Самарского государственного университета путей сообщения.

В конспекте лекций рассматриваются структурные и функциональные схемы микропроцессоров и микропроцессорных систем, а также устройств ввода-вывода. Приводятся различные типовые программы на языке ассемблере, описывающие взаимодействие блоков микропроцессорных систем и организацию ввода-вывода информации.

Предназначены для студентов специальности «Мехатроника», а также могут быть полезны студентам других специальностей, изучающим микропроцессорные информационно-управляющие системы.

1. Составитель: Валерий Анатольевич Засов

1. Рецензенты: генеральный директор научно-производственного центра «Информационные и транспортные системы», д.Т.Н., профессор с.В. Архангельский

заведующий кафедрой «Автоматика, телемеханика и связь на железнодорожном транспорте», к.т.н., профессор В.Б. Гуменников (СамГУПС)

Редактор

Компьютерная верстка

Подписано в печать _______ Формат 60х90 1/16.

Бумага писчая. Печать оперативная. Усл. п.л.____.

Тираж 100 экз. Заказ ______

© Самарский государственный университет путей сообщения, 2008

Оглавление

Введение

1.Принципы организации классической эвм

и определение микропроцессорной системы

1.1.Принципы организации ЭВМ Дж.фон-Неймана..00000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000

1.2.Определение микропроцессора и

микропроцессорной системы

1.3.Понятие архитектуры микропроцессорной системы

1.4.Структура типовой микропроцессорной системы

1.5.Командный цикл и его фазы

2.Структурная организация процессора

и его системы команд

2.1.Функции устройства управления процессора

2.2.Устройство управления с аппаратной логикой

2.3.Устройство управления с программируемой

логикой

2.4.Функции и структура арифметико-логического

устройства

2.5.Система команд процессора и способы

адресации

3.Принципы организации и программирование

8-разрядных микропроцессорных систем

3.1.Структурная схема 8-разрядного микропроцессора

3.2.Программная модель 8-разрядной микропроцессорной

системы

3.3.Способы адресации данных в 8-разрядной

микропроцессорной системе

3.4.Программирование на ассемблере 8-разрядного

Микропроцессора

3.5.Инструментальные средства для разработки и отладки

программ для 8-разрядного микропроцессора

3.6.Пример решения задачи

3.7.Функциональная схема ядра 8-разрядной

микропроцессорной системы

4.Принципы организации и программирование

16-разрядных микропроцессоров

4.1.Структурная схема микропроцессоров

семейства i8086/8088

4.2.Функциональная схема центрального процессора

на базе микропроцессора i8086/8088

4.3.Конвейерный метод выполнения команд и

направления его развития

4.4.Сегментная организация памяти и ее эволюция

4.5.Адресное пространство ввода – вывода

4.6.Программная модель микропроцессоров

i8086/8088 и способы адресации…………

4.7.Описание системы команд 16 – разрядного

микропроцессора

4.8.Основные элементы программ на

языке Турбо Ассемблер

5.Структурная организация современных

микропроцессоров

5.1.Структура микропроцессора Intel Pentium 4

5.2.Структура микропроцессора Intel AMD Athlon 64

5.3.Гиперпотоковая организация вычислений

5.4.Эффективность многоядерной архитектуры

микропроцессоров………

5.5.Регистровые структуры 32-разрядных

микропроцессоров………

5.6. Регистровые структуры 64-разрядных

микропроцессоров……..

5.7.Обобщенный формат команд и типы данных

32-разрядных микропроцессоров

6.ОРГАНИЗАЦИЯ ПАМЯТИ В МИКРОПРОЦЕССОРНЫХ

СИСТЕМАХ

6.1.Назначение, основные параметры и классификация

видов памяти

6.2.Иерархическая структура памяти

микропроцессорных систем

6.3.Оперативные запоминающие устройства

6.4.Постоянные запоминающие устройства

7.ИНТЕРФЕЙСЫ МИКРОПРОЦЕССОРНЫХ СИСТЕМ

7.1.Назначение и функции интерфейсов

7.2.Принципы организации и классификация интерфейсов

7.3.Система интерфейсов компьютера

8.СПОСОБЫ ОБМЕНА ИНФОРМАЦИЕЙ МЕЖДУ

УСТРОЙСТВАМИ МИКРОПРОЦЕССОРНОЙ СИСТЕМЫ

8.1.Программно – управляемый обмен и прямой доступ

памяти

8.2.Организация прерываний в микропроцессорной

системе

8.3.Циклы шины

9.ПРОГРАММИРУЕМЫЙ ПЕРИФЕРИЙНЫЙ АДАПТЕР

9.1.Назначение, структурная схема и режимы работы

программируемого периферийного адаптера

9.2.Управление работой программируемого периферийного

адаптера

9.3.Примеры программирование периферийного адаптера..

10.ПРОГРАММИРУЕМЫЙ ИНТЕРВАЛЬНЫЙ ТАЙМЕР.

ОРГАНИЗАЦИЯ СЧЕТА ВРЕМЕНИ И СОБЫТИЙ

10.1.Назначение, структурная схема и программирование

таймера

10.2.Режимы работы таймера

10.3.Примеры программирования таймера

10.4.Организация счета времени и событий в

микропроцессорной системе

11.ПРОГРАММИРУЕМЫЙ СВЯЗНОЙ АДАПТЕР.

ОРГАНИЗАЦИЯ СОПРЯЖЕНИЯ С КАНАЛАМИСВЯЗИ

11.1.Назначение и структурная схема программируемого

связного адаптера

11.2.Режимы работы связного адаптера

11.3.Управление работой и программирование

связного адаптера..

11.4.Особенности программирования асинхронных

адаптеров коммуникационных портов компьютеров

11.5.Организация обмена между компьютерами по

интерфейсу RS232C

Библиографический список