курсовой проект / 25 Тестер логических микросхем / Табл_Соед

Формат	Зона		Поз.		Обозначение				Cоединение					Кол.	Приме-чание
									П1:1 ┌─┐ П2:1
									П1:2 ┌─┐ SB1.2(1)
									П1:3 ┌─┐ П2:2
									П1:4 ┌─┐ SB2.2(1)
									П1:5 ┌─┐ П2:3
									П1:6 ┌─┐ SB1.1(1)
									П1:7 ┌─┐ П2:4
									П1:8 ┌─┐ SB2.1(1)
									П1:9 ┌─┐ SA5(1)
									П1:10 ┌─┐ П2:5
									П1:11 ┌─┐ П2:6
									П1:12 ┌─┐ SB4(1) ┌─┐ SA5(2)
									П1:13 ┌─┐ П2:7 ┌─┐ SB2.1(2)
									П1:14 ┌─┐ П2:8
									П1:15 ┌─┐ П2:9
									П1:16 ┌─┐ SA5(3)
									П1:17 ┌─┐ SB1.1(2)
									П1:18 ┌─┐ П2:10
									П1:19 ┌─┐ SB1.2(2)
									П1:20 ┌─┐ П2:11
									П1:21 ┌─┐ SB2.2(2)
									П1:22 ┌─┐ SA3(1)
									П1:23 ┌─┐ SA5(4)
									П1:24 ┌─┐ SA3(2)
									П1:25 ┌─┐ SB4(2)
								УИТС.411242.000
Изм.		Лист		№ документа		Подпись	Дата
Разработал				Фральцов				Тестер логических микросхем Таблица соединений		Лит.			Лист			Листов
Проверил				Фомина									1			2
										БИТТУ УИТ-52
Н. контр.
Утв.
									П1:26 ┌─┐ SA3(1) ┌─┐ SB4(3)
									П1:27 ┌─┐ SA3(4)
									П1:28 ┌─┐ П2:12
									П1:29 ┌─┐ П2:13
									П1:30 ┌─┐ SA5(5)
									П1:31 ┌─┐ П2:14
									П1:32 ┌─┐ +UПИТ
									П1:33 ┌─┐ -UПИТ ┌─┐ П2:15
									П2:16 ┌─┐ SB1.1(3) ┌─┐ SB1.1(4)
									П2:17 ┌─┐ SB1.1(5) ┌─┐ SB1.1(6)
									П2:18 ┌─┐ SB1.2(3) ┌─┐ SB1.2(4)
									П2:19 ┌─┐ SB1.2(5) ┌─┐ SB1.2(6)
									П2:20 ┌─┐ SB2.1(3) ┌─┐ SB2.1(4)
									П2:21 ┌─┐ SB2.1(5) ┌─┐ SB2.1(6)
									П2:22 ┌─┐ SB2.2(3) ┌─┐ SB2.2(4)
									П2:23 ┌─┐ SB2.2(5) ┌─┐ SB2.2(6)
								УИТС.411242.000									Лист
																	2
Изм.		Лист		№ документа		Подпись	Дата