Скачиваний:
29
Добавлен:
21.02.2014
Размер:
109.57 Кб
Скачать

Микропроцессорная БИС КР580ИК80.

Микропроцессорная БИС КР580ИК80 представляет собой однокристальный 8-разрядный МП с двумя магистралями: однонаправленной 16-разрядной адресной магистралью (МА), двунаправленной 8-разрядной магистралью данных (МД), и 12 сигналами управления (шесть входных и шесть выходных).

Микропроцессорная БИС рассчитана на выполнение логических и арифметических операций с 8-разрядными числами в двоичной и десятичной системах счисления, а также операций с двойной разрядностью (с 16-разряднами числами).

Структурная схема МП БИС КР580ИК80

Д0 –Д7 МД (3-10)

БФД

Внутренняя МД (В)

БФРг (8)

РгК

А(8)

Флаги АЛУ

АЛУ

ДК

МС

Z (8)

C (8)

W (8)

B (8)

E(8)

L (8)

D (8)

H

SP (16)

PC (16)

PA (16)

БФА

ДШК

УУ

БФА (8)

R(12)

З.Пр(14) З.ЗХ(13) Г(23) Ф1(22) Ф2(15)

А015 МА

ЗП(18) П(17) РПр(16) П.ЗХ(21) ОЖД(24) С(19)

В состав БИС входят:

  1. 8-разрядное арифметическо – логическое устройство (АЛУ);

  2. регистр признаков (F) – RS - РП, фиксирующий признаки вырабатываемые АЛУ в процессе выполнения команд;

  3. регистр результатов (аккумулятор – А) – РР;

  4. регистр аккумулятора (буфер аккумулятора) RGa, БФА;

  5. регистр временного хранения операндов (буферный регистр) RGb – БФРг4

  6. десятичный корректор (ДК – DAA), выполняющий перевод информации из двоичной в двоично – десятичную форму;

  7. регистр команд (РгК), предназначенный для хранения одного байта команды, содержащего код операции;

  8. дешифратор команд (ДШК – DCU);

  9. блок регистров (БР) предназначен для приема, выдачи и хранения информации в процессе выполнения программ;

  10. устройство управления (УУ) – CU формирует управляющие сигналы для работы АЛУ и БР.

МП БИС состоит из следующих функциональных блоков:

  1. блок регистров;

  2. арифметическо – логический блок (АЛБ);

  3. регистр команд и устройства управления (УУ);

  4. буферов магистралей данных и адреса (БФД) и (БФА).

Блок регистров

Секция регистров включает шесть 16- разрядных регистров: W, Z, B, C, D, E, H, L, PC (программный счетчик) и SP (указатель стека). Шесть 8-разрядных регистров общего назначения составлены в пары регистров: B, C, D, E, H, L. Они могут быть использованы в программах как отдельные 8-разрядные регистры, а также как три 16-разрядных регистров (B, D, H). Буферные регистры W и Z не являются программно – доступными регистрами и используются для выполнения команд внутри МП БИС (регистр временного хранения информации).

Блок регистров содержит: 16-разрядный буферный регистр адреса (буфер адреса ВА) – БФА; 8-разрядный буферный регистр данных (BD) – БФ; двунаправленный мультиплексор (MUX – MC) для обмена операндами и результатом операций между АЛУ и блоком регистров по внутренней шине данных.

РС – программный счетчик предназначен для хранения текущего адреса команды, который автоматически увеличивается в процессе выполнения команды на 1, 2 или 3 в зависимости от формата выполняемой команды. Программный счетчик РС содержит текущий адрес памяти, к которому обращается программа. Содержание РС автоматически меняется в течение каждого цикла команды.

SP – указатель стека содержит адрес вершины стека, а сам стек может использовать любую зону ОЗУ объемом до 64 Кбайт или специальное ОЗУ, адресуемое сигналом. Указатель стека SP содержит адрес памяти, начиная с которого ее можно применять для хранения и восстановления содержания программно – доступных регистров МП БИС.

АЛБ

Выполняет арифметические и логические операции под воздействием УУ МП БИС. Включает в себя

- 8-разрядное АЛУ;

- схему десятичной коррекции ДК, построенной на базе ПЗУ;

- 8-разрядный регистр признаков F;

- 8-разрядный аккумулятор А;

- буфер аккумулятора БФА;

- буферный регистр БФРг.

от УУ

АЛБ позволяет осуществить арифметические операции сложения, вычитания, а также основные логические операции (И, ИЛИ, исключающее ИЛИ) и сдвиг. При проведении операций одно число всегда берется из буфера аккумулятора, а другое – из буферного регистра. По результатам выполнения арифметическо – логических операций АЛБ устанавливает в регистре признаков пять разрядов.

Регистр команд РгК и дешифратор команды ДШК

Используются в МП БИС для получения и дешифрации кода команды. При извлечении команды первый байт, содержащий ее код, помещается в регистр команды и поступает на дешифратор команд. Дешифратор совместно с устройством управления и синхросигналами Ф1 и Ф2 формирует управляющие сигналы для всех внутренних блоков МП БИС, а также его выходные сигналы управления и состояния.

Обозначение выводов МП

№ выводов

Обозначение

Наимено-вание

Назначение вывода

Тип сигнала

Состоян.

19

СИНХР (С)

SYNC

Синхронии-

зация

Признак начала машинного цикла (на этом выходе формируется сигнал в начале каждого цикла)

Вых.

1

17

П

DBIN

Прием

Признак чтения информации (указывает на готовность МП БИС к приему данных)

Вых.

1

18

PG

WR

Выдача

Признак записи информации (указывает на возможность записи данных в УВВ или ЗУ)

Вых.

0

23

Г

READY

Готовность

Сигнал готовности ведомого устройства к обмену информацией с МП БИС (при уровне «0» БИС будет находиться в состоянии ожидания)

Вх.

1

24

ОЖД

WAIT

Ожидание

Признак ожидания перехода в состояние готовности ведомого устройства МП.

Вых.

1

14

З.Пр

INT

Запрос прерывания

Сигнал о необходимости обмена по прерыванию (поступает от внешнего устройства на прерывание выполнения программы и переход на выполнение подпрограмм прерывания. Не воспринимается МП БИС при работе его в режимах ЗАХВАТ ОЖИДАНИЯ или нулевом состоянии внутреннего триггера разрешения прерывания)

Вх.

1

16

Р.Пр

INTE

Разрешение прерывания

Сигнал о готовности к обмену по прерыванию *указывает на состояние внутреннего триггера разрешения прерывания МП БИС. Его состояние может быть установлено программно с помощью команд ЕI(разрешить прерывание), DI (запретить прерывание). При уровне «0» на выходе Р.Пр. прием запросов на прерывание МП БИС невозможен)

Вых.

1

13

З.Зх

HOLD

Запрос захвата

Сигнал о необходимости обмена информацией по каналу прямого доступа к памяти (ПДП) Вход, используемый для подачи сигнала на переход МП БИС в состояние ЗАХВАТ в котором МА и МД переходят в третье состояние (высокое сопротивление)

Вх.

1

21

П.Зх

HLDA

Подтверждение захвата

Признаке перехода к обмену информацией по каналу ПДП(указывает, что ША и ШД находятся в состоянии высокого сопротивления)

Вых.

1

12

СБР

RESET (R)

Сброс

Начальная установка Мп БИС (обнуляется программный счетчик, внутренние триггеры, формирующие сигналы Р.Пр. и П.Зх.), РОН

Вх.

1

22

15

Ф1 входная фаза 1

F1 (CLK1)

Ф2 входная фаза 2

F2 (CLK2)

Тактовые сигналы

Определяют тактовую частоту работы МП БИС (не пересекающиеся во времени сигналы)

Вх.

1

1

20

28

11

2

Uип1

Ucc1 (Ucc)

Uип2

Ucc2 (Ubc)

Uип3

Ucc3 (Ubs)

Общ.

GND

Пит. +5 В

Пит. 12 В

Пит. -5 В

Общий (0В)

Напряжение смещения

Напряжение смещения

Вх.

Вх.

Вх.

Вх.

1

25

-

27

29

-

40

А10

А0

-

А2

А3-А9

А15

А12-А14

А11

Шина адреса

Обеспечивает адресное пространство памяти 64 Кбайт и раздельные адресные пространства ввода и вывода по 256 байт. Выходы с тремя состояниями (3-е высокое сопротивление)

Вых.

1

0

высок. сопро-тивление

3

-

10

D4-D7

D3-D0

Двунаправленная шина данных

Служит для обмена информацией с памятью или внешним устройством (ВУ)

Вх/Вых.

1

0

выс. сопр.

Машинные циклы

Операции выполняемые МП в машинном цикле, определяются восьмиразрядной информацией, характеризующей состояние внутренних узлов МП. Этот байт состояния называется словом состояния процессора и выдается на шину данных (ШД).

Первым машинным циклом при выполнении любой команды всегда является цикл М1 извлечения кода команды. На первом такте каждого машинного цикла МП БИС указывает тип выполняемого цикла с помощью 8-разрядного слова состояния, выдаваемого на МД.

Разновидности машинных циклов микропроцессора

Машинный цикл

Обозначение сигнала слова-состояния процессора

D0

INTA

D1

WO

D2

STACK

D3

HLTA

D4

OUT

D5

M1

D6

INP

D7

MEMR

М1-выборка команды

0

1

0

0

0

1

0

1

Чтения из ЗУ

0

1

0

0

0

0

0

1

Записи в ЗУ

0

0

0

0

0

0

0

0

Чтения из стека

0

1

1

0

0

0

0

1

Записи в стек

0

0

1

0

0

0

0

0

Ввода

0

1

0

0

0

0

1

0

Вывода

0

0

0

0

1

0

0

0

Прерывания

1

1

0

0

0

1

0

0

Останова

0

1

0

1

0

0

0

1

Прерывания при останове

1

1

0

1

0

1

0

0

D0 – INTA (обработка прерывания) сигнал подтверждения прерывания

D1 - (запись) – указывает, что в текущем машинном цикле выполняется запись в память. 0- запись, 1- чтение.

D2 – STACK (стек) – указывает на обмен со стеком

D3 – HLTA (обработка останова) – подтверждение останова

D4 – OUT (вывод) – запись в устройство ввода – вывода. Указывает, что в текущем машинном цикле выполняется операция вывода

D5 – M1 (M1) – указывает на чтение 1-го байта команды

D6 – INP (ввод) – чтение из устройства ввода – вывода. Указывает, что в текущем машинном цикле выполняется операция ввода

D7 – MEMR (память) – указывает на чтение из ЗУ.

Соседние файлы в папке МП КР580ИК80А