Отчёт по Лабораторной №5 (СХТ)

Учреждение образования

Белорусский государственный университет информатики

и радиоэлектроники

Факультет компьютерных технологий ИИТ

Лабораторная работа №5

«Исследование работы параллельного регистра»

Выполнил:

студент гр.№980511 Проверил:

Тимошенко В.С.

Минск 2011

1.Цель работы:

Целью работы является исследование работы параллельного регистра.

2.Сведения, необходимые для выполнения работы

Параллельные регистры – это устройства, предназначенные для записи, хранения и выдачи информации, представленной в виде двоичных кодов. Для хранения каждого двоичного разряда в регистре используется одна триггерная ячейка. Для запоминания многоразрядных слов необходимые число триггеров объединяют вместе и рассматривают как единый функциональный узел – регистр. Если регистр построен на триггерах-защелках, то его называют регистр-защелка. Типовыми внешними связями регистра являются информационные входы D0 – Dn, вход сигнала записи (или загрузки) C, вход сброса R и выходы триггеров: прямые Q0 – Qn и инверсные Q0 – Qn. В упрощенном варианте регистр может не иметь входа сброса и инверсных выходов.

На рис.1.1 показана схема четырехразрядного регистра, выполненного на интегральных микросхемах К555ТМ5 и К555ЛИ1. При подаче управляющего сигнала Y1=1 информация, поданная на информационные входы D0 – D3 записывается в соответствующие разряды четырех D-триггеров. При Y1=Y2=0 информация хранится в регистре памяти, а при Y2=1 происходит параллельное считывание информации, т.е. передача ее на выходы Q0 – Q3 схемы.

D

C

D

C

D

C

D

C

T

Q

T

Q

T

Q

T

Q

&

&

&

&

D0

D1

D2

D3

Y1

Y2

Q0

Q1

Q2

Q3

К155TM5

К155TM5

Рис 1.1 Четырехразрядный параллельный регистр

Условное графическое обозначение параллельного регистра показано на рис.1.2.

D0 RG

D1 Q0

D2 Q1

D3 Q2

Q3

C

R

Рис. 1.2 Условное графическое обозначения параллельного регистра

Выпускаемые промышленностью регистры иногда объединяются на кристалле микросхемы с другими узлами, совместно с которыми регистры обычно используются в схемах цифровой аппаратуры. Такой интегральной микросхемой является 4-разрядный параллельный регистр К155ИР15 (рис. 1.3) Выходными каскадами микросхемы являются буферные логические элементы с тремя логическими состояниями. Микросхема имеет входы управления загрузкой, сброса и считывания выходных данных.

D0

D1 RG

D2

D3 Q0

C

Q1

P1

P2 Q2

Q3

E1

E2

R

Рис 1.3 Условное графическое обозначение регистра К555ИР15

3. Выполнение работы.

3.1. Исследование параллельного регистра в статическом режиме.

Статический режим исследования параллельного регистра реализуется при подаче на его тактовый вход «С» одиночных импульсов в ручном режиме. Для этого генератор импульсов, должен быть выключен.

Режим параллельной загрузки и хранения.

D0 = 0, D1 = 1, D2 = 1, D3 = 0, E1 = 0, E2 = 0

Таблица 1. Входы управления загрузкой

Вход Р1	Вход Р2
0	0
0	1
1	0
1	1

Рис 1. 4 Диаграмма состояний регистра сдвига

Рис 1.5 Таблица истинности регистра сдвига

Вывод : При подаче единичного сигнала на входы управления загрузкой (Р1 и Р2) происходит параллельная загрузка регистра, во всех остальных случаях регистр находится в режиме хранения информации.

Режим управления выходом регистра.

D0 = 0, D1 = 1, D2 = 1, D3 = 0, P1 = 0 и P2 = 0.

Таблица 2. Значения сигналов на входах разрешения считывания выходного кода

Вход Е1	Вход Е2
0	0
0	1
1	0
1	1

Рис. 1.6 Диаграмма состояний регистра сдвига

Рис. 1.7 Таблица истинности регистра сдвига

Вывод:

3.2. Исследование параллельного регистра в динамическом режиме

Динамический режим исследования параллельного регистра реализуется при подаче на его тактовый вход «С» последовательности импульсов. Для этого генератор импульсов, должен быть включен.

Работа регистра в режиме параллельной загрузки и хранения