- •Гоу впо "Воронежский государственный технический университет"
- •Кафедра «Автоматика и информатика в технических системах»
- •Функциональные узлы
- •Цифровой электроники
- •Общие положения
- •1. Организация цикла лабораторных работ
- •1.1. Состав и задачи цикла работ
- •1.2. Подготовка к выполнению лабораторной работы
- •1.3. Проведение лабораторной работы
- •1.4. Требования к оформлению отчета по работе
- •2. Краткая инструкция по технике безопасности при выполнении лабораторных работ
- •3. Указания по пользованию приборами
- •2.2. Назначение и параметры наладочных стендов
- •2.3. Назначение, состав и органы управления наладочного стенда нс-2
- •2.4. Применение стенда нс-2 в данном цикле работ
- •3. Порядок выполнения лабораторной работы
- •3.1. Предварительное задание
- •3. Порядок выполнения лабораторной работы
- •3.1. Предварительное задание
- •3.2. Рабочее задание
- •4. Контрольные вопросы
- •2.2. Синтез двоичного шифратора на логических элементах
- •2.3. Иные реализации двоичных шифраторов
- •3. Порядок выполнения лабораторной работы
- •3.1. Предварительное задание
- •3.2. Рабочее задание
- •4. Контрольные вопросы
- •2.2. Функциональные схемы коммутаторов
- •2.3. Реализации коммутаторов сообщений
- •3. Порядок выполнения лабораторной работы
- •3.1. Предварительное задание
- •3.2. Рабочее задание
- •4. Контрольные вопросы
- •2.2. Специальные счетчики и делители
- •2.3. Микросхема ие7
- •2.4. Делители на базе счетчика ие7
- •3. Порядок выполнения лабораторной работы
- •3.1. Предварительное задание
- •3.2. Рабочее задание
- •4. Контрольные вопросы
- •Библиографический список
- •Содержание
- •394026 Воронеж, Московский просп., 14
2.2. Синтез двоичного шифратора на логических элементах
Простота алгоритма преобразования делает шифратор удобным объектом для выработки навыков синтеза комбинационных схем. Построим шифратор с 7 входами и нулевым состоянием, управляемый низким входным уровнем. Выходной код этого шифратора согласно соотношению (2.1) будет состоять из int (log27) = 3 разрядов. По словесному описанию составим таблицу функционирования:
__ __ __ __ __ __ __
X1 X2 X3 X4 X5 X6 X7 А2 А1 А0
1 1 1 1 1 1 1 0 0 0
0 1 1 1 1 1 1 0 0 1
1 0 1 1 1 1 1 0 1 0
1 1 0 1 1 1 1 0 1 1
1 1 1 0 1 1 1 1 0 0
1 1 1 1 0 1 1 1 0 1
1 1 1 1 1 0 1 1 1 0
1 1 1 1 1 1 0 1 1 1
В принципе существует несколько способов синтеза логических функций Аi (i = 0…2), соответствующих этой таблице.
А. В простейшем случае (факультативная шифрация) логические формулы функций могут иметь вид:
А0= X1vX3vX5vX7 =
А1= X2vX3vX6vX7 = (2.2)
А2= X4vX5vX6vX7 =
Такое решение дает минимальный объем аппаратных средств (по 0,5 корпуса микросхемы ЛА1 на каждый выход). Однако функции Аi определены в таблице истинности не на полном множестве комбинаций входных сигналов, т.е. факультативно. Проанализируем их значения при произвольном (неунитарном) наборе на входах. Полное возможное количество входных комбинаций составляет 27=128, то есть существует 120 комбинаций с неопределенностью. Рассмотрим, например, какой код будет на выходе, согласно (2.2), при X2&X4=1, или X3&X5=1, X1&X4 =1 и так далее. Полученные коды не соответствуют ни одному из номеров входов – устройство оказалось незащищенным от неправильного использования. Его следует применять только для шифрации положения переключателей с обегающим контактом и других подобных устройств, в которых одновременное появление активных уровней на нескольких входах кодера невозможно в принципе.
Б. Повторим исходную таблицу истинности в положительной логике:
X1 X2 X3 X4 X5 X6 X7 А2 А1 А0
0 0 0 0 0 0 0 0 0 0
1 0 0 0 0 0 0 0 0 1
0 1 0 0 0 0 0 0 1 0
0 0 1 0 0 0 0 0 1 1
0 0 0 1 0 0 0 1 0 0
0 0 0 0 1 0 0 1 0 1
0 0 0 0 0 1 0 1 1 0
0 0 0 0 0 0 1 1 1 1
Исключить ложные коды можно, записав логические функции в классической СДНФ:
, (2.3)
где – логические произведения инверсий всех аргументов, кроме указанного в индексе (например, ). А1 и А2 определяются аналогично. Оценка затрат аппаратных средств – 12,5 корпуса. Можно было бы записать Аi и в виде СКНФ: А0=(X1v(v ))&(.......) и так далее, но не выпускается шестивходовых микросхем ИЛИ, поэтому аппаратная реализация будет еще более громоздкой. Результат такого пути синтеза формально точен – ложные коды при Xj& = 1 отсутствуют, но с инженерной точки зрения потеря входных сигналов при их взаимном наложении зачастую недопустима.
В. На практике выбран третий путь синтеза – по приоритетной таблице функционирования. При этом чисто договорно задают, какой вход имеет приоритет над остальными (обычно вход с большим номером – над всеми входами с меньшими номерами). Тогда таблица функционирования будет иметь вид:
__ __ __ __ __ __ __
X1 X2 X3 X4 X5 X6 X7 А2 А1 А0
1 1 1 1 1 1 1 0 0 0
0 1 1 1 1 1 1 0 0 1
Ф 0 1 1 1 1 1 0 1 0
Ф Ф 0 1 1 1 1 0 1 1
Ф Ф Ф 0 1 1 1 1 0 0
Ф Ф Ф Ф 0 1 1 1 0 1
Ф Ф Ф Ф Ф 0 1 1 1 0
Ф Ф Ф Ф Ф Ф 0 1 1 1
Здесь знак Ф означает произвольное, несущественное для функционирования устройства значение аргумента. Видно, что в этом варианте нужно создавать вдвое меньше логических произведений (по 6-5-4..1-0 штук) и для А0, например, логическое уравнение будет иметь вид:
(2.4)
Соответствующие уравнения для А1 и А2 студентам следует составить самим. С точки зрения затрат это означает, что нужно 6 схем приоритета: одна с шестью входами, одна с пятью и т.д., т.е. схема остается громоздкой. Первый путь ее упрощения – использовать одни и те же конъюнкции многократно, т.е. построить схему последовательного логического умножения с промежуточными отводами (нарисуйте такую схему шифратора). Затраты аппаратных средств составят 8 корпусов с резервом. Недостаток этого решения – разное время прохождения сигнала от Xi до Аj, т.е. наличие критических состязаний второго вида (ложные коды в момент установления нового значения). Второй путь – выявить в формулах Аj лишние вхождения аргументов: ведь если одновременно X1=1 и X5=1, то проход X1 на А0 блокировать уже не нужно и так далее. База такой минимизации – теорема разложения в инверсном виде (по /8/, формула 1.27):
Xpv f (Xn,..., ,...,X1)=Xpv f (Xn,...,1,...,X1). (2.5)
В нашем случае и так далее. Отсюда, последовательно применяя (2.5) к X7, X6, X5, получим
(2.6)
Соответствующая принципиальная схема приведена на рис. 2.2 (условный расход комплектующих составляет 5,25 корпуса).
Рис. 2.2
Схема выполняет заданную функцию и соответствует таблице функционирования, однако, во-первых, четырехвходовые микросхемы ИЛИ не выпускаются промышленностью, во-вторых, разное количество логических элементов между входом и выходом для разных аргументов ведет к критическим состязаниям второго вида (ложные коды низкоприоритетных входов в момент установления новой пары значений). Для получения работоспособной схемы студентам следует самостоятельно переработать схему, приведенную на рис. 2.2. Следует заменить схемы 4ИЛИ на 4НЕ-ИЛИ, ввести инверторы на выходы схем И, а также изменить длину путей от входов до выходов с помощью дополнительных инверторов так, чтобы инверсии высокоприоритетных сигналов приходили на логику раньше, чем низкоприоритетные сигналы. Переработанную схему следует привести в отчете.