- •В.В. Болгов, в.И. Енин, а.В. Смольянинов
- •Схемотехника
- •В.В. Болгов, в.И. Енин, а.В. Смольянинов Схемотехника
- •Схемотехника
- •Введение
- •После изучения дисциплины необходимо знать:
- •После изучения дисциплины необходимо уметь:
- •В.1. Роль и место курса “Схемотехника” в учебном процессе
- •В.2. Основные направления развития цифровых устройств
- •В.3. Самостоятельная работа студентов и контроль знаний
- •1 . Основы теории логических функций.
- •1.1. Логические функции
- •1.2. Основные законы и тождества алгебры логики
- •1.3. Формы представления логических функций
- •Совершенная дизъюнктивная нормальная форма
- •Совершенная конъюнктивная нормальная форма
- •Получение логических выражений скнф и сднф
- •1.4. Минимизация логических функций
- •Метод Квайна
- •Метод карт Вейча
- •1.5. Построение и анализ работы логических схем
- •1.6. Построение логических схем с несколькими выходами
- •1.7. Вопросы и задания для самоконтроля
- •2. Интегральные микросхемы
- •2.1. Технологии цифровых интегральных схем
- •2.2. Параметры интегральных микросхем
- •2.3. Логические элементы транзисторно-транзисторной логики
- •2.3.1. Входные каскады ттл микросхем
- •2.3.2. Типы выходных каскадов ттл цифровых элементов
- •Логический выход
- •Элементы с тремя состояниями
- •Выходные каскады с открытым эмиттером
- •Выход с открытым коллектором
- •Основные характеристики микросхем ттл серий
- •2.4. Логические элементы эмиттерно-связанной логики
- •2.5. Логические элементы на моп‑транзисторах
- •2.6. Кмоп микросхемы
- •2.6.1. Режим неиспользуемых входов
- •2.6.2. Преобразователи уровня
- •2.7. Простейшие интегральные микросхемы
- •2.8. Шинные формирователи и приемопередатчики
- •2.9. Вопросы и задания для самоконтроля
- •3. Устройства комбинационного типа
- •Двоичные шифраторы и дешифраторы
- •3.1.1. Разработка схемы шифратора и его работа
- •3.1.2. Приоритетный шифратор
- •3.1.3. Разработка схемы дешифратора и его работа
- •3.1.4. Преобразователи кодов
- •3.2. Мультиплексоры и демультиплексоры
- •3.2.1. Мультиплексоры
- •3.2.2. Демультиплексоры
- •3.2.3. Получение мультиплексоров и демультиплексоров на большое количество входов (выходов)
- •3.2.4. Универсальные логические модули
- •3.2.5. Совместная работа мультиплексора и демультиплексора
- •3.3. Сумматоры, алу и матричные умножители
- •3.3.1. Одноразрядный сумматор
- •3.3.2. Сумматор последовательного действия
- •3.3.3. Сумматор параллельного действия с последовательным переносом
- •3.3.4. Сумматор параллельного действия с параллельным переносом
- •3.3.5 Арифметико-логические устройства
- •3.3.6. Матричные умножители
- •3.4. Компараторы
- •3.5 Схемы контроля
- •3.6. Вопросы и задания для самоконтроля
- •4. Узлы последовательностного типа
- •4.1. Триггеры
- •4.1.1. Асинхронные триггеры
- •4.1.2. Асинхронный d-триггер
- •4.1.3. Синхронные триггеры
- •Синхронный rs-триггер
- •Синхронный d-триггер
- •Триггеров
- •4.1.4. Триггеры с двухступенчатым запоминанием информации
- •4.1.6. Счетный триггер
- •4.1.7. Динамические триггеры
- •4.1.8. Установка начального значения триггера
- •4.1.9. Триггеры Шмидта
- •4.2. Регистры
- •4.2.1. Параллельный регистр
- •4.2.2. Последовательные (сдвигающие) регистры
- •4.2.3. Взаимное преобразование числа из последовательного кода в параллельный
- •4.3. Счётчики
- •4.3.1. Суммирующие счетчики
- •4.3.2. Вычитающие счетчики
- •4.3.3. Реверсивные двоичные счетчики
- •4.3.4. Кольцевые счетчики
- •4.3.5. Условное обозначение счетчиков
- •4.3.6. Быстродействие счетчиков
- •4.3.7. Программирование счетчиков
- •4.4. Вопросы и задания для самоконтроля
- •5. Аналого-цифровые и цифро-аналоговые преобразователи
- •5.1. Аналого-цифровые преобразователи
- •5.1.1. Принцип аналого-цифрового преобразования
- •5.1.2. Ацп с промежуточным преобразованием во временной интервал
- •5.1.3. Аналого-цифровой преобразователь с обратной связью
- •5.1.4 Аналого-цифровой преобразователь следящего типа
- •5.1.5. Параллельный ацп
- •5.1.6. Интегрирующие ацп
- •5.1.7. Ацп последовательных приближений
- •5.2. Цифро-аналоговые преобразователи
- •5.3. Преобразователи интервалов времени
- •5.4. Вопросы для самоконтроля
- •6. Устройства хранения информации
- •6.1. Основные характеристики запоминающих устройств
- •6.2. Оперативные запоминающие устройства
- •6.2.1. Статические озу
- •6.2.2. Динамические озу Принцип действия динамических озу
- •Схемные особенности динамических озу
- •6.3. Постоянные запоминающие устройства
- •Масочные пзу
- •Программируемые пзу
- •6.4. Перепрограммируемые запоминающие устройства
- •Флэш-память
- •6.5. Вопросы для самоконтроля
- •7. Селекторы импульсных сигналов
- •7.1. Амплитудные селекторы
- •7.1.1. Селектор максимального уровня
- •7.1.2. Селектор минимального уровня
- •7.2. Временные селекторы
- •7.3 Селекторы импульсов по длительности
- •7.3.1. Селекторы максимальной длительности
- •7.3.2. Селекторы минимальной длительности
- •7.4 Элементы задержки и формирователи импульсов
- •7.5. Вопросы для самоконтроля
- •8. Средства отображения информации
- •8.1. Газоразрядные цифровые индикаторы
- •8.2. Знакосинтезирующие индикаторы
- •8.3. Вакуумные люминесцентные индикаторы
- •8.4. Вакуумные накаливаемые индикаторы
- •8.5. Полупроводниковые семисегментные индикаторы
- •8.6. Жидкокристаллические индикаторы (жки)
- •8.7. Матричные индикаторы
- •8.8. Подключение индикаторов к эвм
- •8.9. Вопросы и задания для самоконтроля
- •9. Автоматы
- •9.1. Автомат в системе управления
- •9.2. Структурный автомат
- •9.3. Аппаратная реализация автоматов
- •9.4. Вопросы и задания для самоконтроля
- •Заключение
- •Б иблиографический список
- •ПриложенИя
- •Приложение 1. Обозначения цифровых микросхем
- •Приложение 2. Условные графические обозначения элементов цифровой техники
- •Оглавление
Синхронный d-триггер
Получить синхронный D-триггер можно из синхронного RS-триггера введением инвертора между входами S и R (рис. 4.6) точно так же, как это было сделано при получении асинхронного D-триггера.
Работа синхронного
D-триггера Таблица 4.6
Входы |
Выходы |
||
С |
D |
Q |
|
0 |
1 |
Q |
|
0 |
0 |
Q |
|
1 |
1 |
1 |
0 |
1 |
0 |
0 |
1 |
Рис.4.7. Синхронный D-триггер
Асинхронный D-триггер не может хранить информацию, а лишь повторяет ее на прямом выходе Q, пока она действует на входе D, что можно использовать в качестве устройства развязки (разветвления) между отдельными блоками (устройствами). В синхронный D-триггер можно записать информацию, когда на входе С разрешающий уровень единицы (при этом на выходе Q окажется тот же уровень, что и на входе D), а потом хранить ее до тех пор, пока на входе С сохраняется уровень нуля (таблица 4.7).
Условное обозначение синхронного RS-триггера приведено на рис. 4.8,а, синхронного D-триггера – на рис. 4.8,б.
В
а б
Рис.4.8. Обозначение синхронныхТриггеров
о всех рассмотренных триггерах
асинхронный RS-триггер является основной
ячейкой хранения информации. Отличие
триггеров друг от друга состоит в способе
подачи информации, в схеме формирования
сигналов управления первичной ячейкой
хранения информации (асинхронным
RS-триггером). Усложнение схемы триггера
ведет к изменению его свойств, улучшению
качества: добавление двух схем совпадения
(схем И) позволяет регулировать время
приема информации (синхронизировать
работу), а введение инвертора в D-триггер
— исключить запрещенное состояние и
обеспечить передачу принимаемой
информации не по двум, а по одной цепи.
D-триггер
используется для хранения информации
на время отсутствия тактового импульса.
4.1.4. Триггеры с двухступенчатым запоминанием информации
В рассмотренных триггерах во время записи новой информации хранившаяся в них информация разрушается, поэтому совместить во времени процессы записи и считывания нельзя, что существенно (примерно в два раза) снижает быстродействие цифровых устройств и не позволяет в принципе строить некоторые устройства, например, последовательные и сдвигающие регистры. Устранить этот недостаток можно в триггерах, у которых запись информации происходит в два этапа.
О
Рис.4.9. Двухступенчатый триггер
При C=1 разрешен прием информации ведущему триггеру. При этом на ведомый подается через инвертор C=0 и его логическая связь с ведущим разрывается, изменение сигналов на его информационных входах S и R (с выходов ведущего триггера) им не воспринимается. После того, как ведущий триггер принял информацию, уровень С=0 отключает его от источника входного сигнала, но включает на прием информации ведомый триггер (уровень С=1 подается на синхронизирующий вход ведомого триггера). Логические уровни сигналов на его выходах принимают значение сигналов на выходах ведущего триггера (информация переписывается из ведущего в ведомый триггер).
В качестве ведомого триггера используется синхронный RS-триггер. (Вообще, следует заметить, что синхронный RS-триггер является базовой ячейкой, на основе которой строятся практически все другие типы триггеров). Ведущим триггером может быть любой синхронный триггер. По типу ведущего триггера образуется и название триггера в целом. Например, если ведущим является RS-триггер, то и весь триггер называется RS-триггером с двухступенчатым запоминанием информации (двухступенчатым RS-триггером).
Свойства триггера, его работа, достоинства и недостатки определяются синхронным одноступенчатым ведущим триггером. Отличие только в том, что информация на выходе триггера появляется не сразу с появлением разрешающего сигнала на синхронизирующем входе, а только после возвращения синхронизирующего сигнала из 1 в 0 (при этом закрывается ведущий триггер и открывается для записи ведомый).
Рис.4.10. Двухступенчатый
синхронный RS-триггер
Рис.4.11. Двухступенчатый
синхронный D-триггер
На рис. 4.10 показаны структурная схема и условное обозначение RS-триггера с двухступенчатым запоминанием информации, на рис. 4.11 – структурная схема и условное обозначение для двухступенчатого D-триггера.
4.1.5. JK-триггер с двухступенчатым запоминанием информации
Изменение состояния JK-триггера зависит от его предыдущего состояния, поэтому для получения входных сигналов, управляющих работой основного триггера, используются также и сигналы на выходах триггера.
Управляющий сигнал, подаваемый на вход S двухступенчатого RS-триггера, формируется элементом И как произведение сигналов входа J и выхода , а сигнал управления на входе R – произведением сигналов со входа K и выхода Q (рис. 4.12).
Как и прежде, при запрещающем сигнале на входе С или пассивных сигналах на входах J и K одновременно, триггер останется в прежнем состоянии.
На входе S ведущего триггера активный уровень будет только тогда, когда одновременно равны единице сигналы на входе J и выходе , при этом на входе R окажется пассивный уровень 0 независимо от уровней сигналов на входах K и C (он определяется нулевым уровнем на выходе Q).
А налогично на входе R будет единица, когда единица будет на входе K и выходе Q, при этом нулевой уровень выхода определит пассивный уровень на входе S, как и прежде, независимо от уровней сигналов на входах J и C.
П
Рис.4.12. Синхронный
JK-триггер
Если на входах J и K окажутся одновременно активные сигналы при разрешающем сигнале (импульсе) на входе С, то на входах S и R ведущего триггера сигналы будут разные, что зависит от состояния ведомого триггера: если он в единичном состоянии, то 1 с прямого выхода триггера определяет активный уровень на входе R, а 0 с инверсного выхода задает пассивный сигнал на входе S. Это заставит триггер переключиться в противоположное (нулевое) состояние, что приведет к тому, что 0 с прямого выхода определит пассивный сигнал на входе R, а 1 с инверсного выхода – активный сигнал на входе S. Триггер вновь переключится в противоположное (единичное) состояние, если на вход С поступит единичный импульс.
Т аким образом, с каждым импульсом на входе С триггер будет переключаться в противоположное состояние. Работа JK-триггера описывается таблицей 4.7, в которой указаны исходные («Были») и конечные («Стали») состояния триггера, значения сигналов на входах R и S, определяемые произведением входных и выходных сигналов, но не показано, что он работает в два этапа. Ступенька ( ) на входе С означает, что полный цикл работы триггера завершается при изменении сигнала на входе С с единичного уровня на нулевой.
Условное обозначение JK-триггера приведено на рис. 4.13.
Рис.4.13. Обозначение
JK-триггера
Таблица переходов JK-триггера Таблица 4.7
Входы |
Выходы |
Комментарий |
|||||||
Управляющие |
S |
R |
Были |
Стали |
|||||
С |
J |
K |
J |
KQ |
Q |
|
Q |
|
|
0 |
J |
K |
0 |
0 |
0 |
0 |
|
|
Состояние не меняется |
|
0 |
0 |
0 |
0 |
0 |
0 |
|
|
|
|
1 |
0 |
1 |
0 |
0 |
1 |
1 |
0 |
Переход в единичное состояние |
|
1 |
0 |
1 |
0 |
1 |
0 |
1 |
0 |
|
|
0 |
1 |
0 |
1 |
1 |
0 |
0 |
1 |
Переход в нулевое состояние |
|
0 |
1 |
0 |
1 |
0 |
1 |
0 |
1 |
|
|
1 |
1 |
0 |
1 |
1 |
0 |
0 |
1 |
Переключение (Q переходит в ) |
|
1 |
1 |
1 |
0 |
0 |
1 |
1 |
0 |