6.2. Оперативные запоминающие устройства

Оперативные запоминающие устройства (ОЗУ) состоят из ячеек памяти, содержимое которых может меняться при записи в них информации. Информация в них может храниться в течение времени, когда на микросхему подается питание, и теряется с его отключением. Известны два вида ОЗУ: статическое и динамическое.

Элементом памяти в статических ОЗУ служит простейший триггер, в динамических – емкость, образованный элементами МОП структур и заряжаемый до напряжения, соответствующего единичному состоянию элемента. Триггерные микросхемы ОЗУ обладают значительным быстродействием, но более дорогие в изготовлении. Микросхемы, использующие в качестве элементов памяти емкости, более дешевы и имеют большую емкость при тех же размерах. Саморазряд емкостей ведет к разрушению данных. Поэтому динамические ОЗУ требуют периодической перезаписи хранящейся в них информации, что снижает их быстродействие. Процесс перезаписи информации в динамических ОЗУ называется регенерацией и выполняется или внешним контроллером регенерации памяти, или внутренней, встроенной, системой регенерации.

6.2.1. Статические озу

В современных микропроцессорных системах широко применяются микросхемы ЗУ, использующие структуры на биполярных и МДП-транзисторах.

Статическое ОЗУ (SRAM – Static RAM) строится на основе триггеров, которые могут находиться в единичном или нулевом состоянии.

Триггер как элемент памяти может использоваться как в составе регистра, тогда требуется выбирать весь регистр (считывать все слово), задавая каким-либо образом его отличительные признаки, например, номер регистра, так и отдельно, тогда требуется указывать номер такого триггера. Признак, отличающий один элемент памяти от другого, принято называть его адресом.

Для уменьшения количества проводников, соединяющих элементы памяти с шинами управления ОЗУ и его входными и выходными шинами, необходима рациональная организация как ОЗУ в целом, так и отдельного элемента памяти. При использовании в качестве элемента памяти триггера необходимо решить вопросы записи в него информации и ее считывания, выбора требуемого элемента из их большого массива и задания режимов его работы (чтения или записи информации), используя для этого минимальное количество проводников (шин). Решение этих вопросов обеспечивается оптимальным выбором структур ЗУ с учетом их емкости и организации. Существует несколько типов структур, имеющих свои достоинства и недостатки. В их основе лежит матрица запоминающих элементов (триггеров) с различными способами организации доступа к ее элементам.

Условно элемент памяти на основе триггера, выполняющего обмен только при обращении по его адресу, можно представить так, как показано на рис. 6.1.

В

Рис. 6.1 Элемент памяти статического ОЗУ

ыходы Q всех элементов памяти подключены к единственной для данного разряда памяти выходной шине (шине считывания), при этом логический сигнал на нее поступает только от элемента памяти, адрес которого задан. Для этого служит выходной элемент «И». Он передаст по сигналу разрешения считывания на общую для рассматриваемого разряда ОЗУ шину считывания логический уровень с выхода элемента памяти только тогда, когда на других, адресных входах (X и Y) элемента «И» окажутся единичные уровни сигналов, соответствующие адресу триггера.

Чтобы состояния выходов других, не выбранных элементов памяти не влияли на значение сигнала на выходной шине, элементы И должны, в случае, если они не выбраны, иметь такое состояние, чтобы не нагружать выходную шину, например, находиться в состоянии высокого выходного сопротивления. Входной элемент «И» обеспечивает поступление в элемент памяти информации с входной шины данных только в том случае, когда задается адрес этого элемента. Адрес, как и при считывании, может также задаваться в виде одного или двух чисел. Для выбора элемента памяти обычно используют одни и те же адресные шины для считывания и для записи (шины X и Y).

Разрешение записи производится подачей разрешающего прием информации сигнала на синхронизирующий вход С. Таким образом, для организации работы одного разряда ОЗУ достаточно использовать ограниченное количество шин: одна или две адресные шины (шины X и Y), шины разрешения записи и считывания, шины подачи и съема информации.

При построении ОЗУ большой емкости (от нескольких тысяч до миллионов бит) в одном корпусе возникают сложности с организацией работы адресных дешифраторов на такое число выходов. Их удалось преодолеть при построении накопителей матричного типа, в каждой матрице которых записывается только одна двоичная цифра хранимого числа, остальные цифры этого числа записываются в других матрицах по этому же адресу. Задавая адрес числа на все матрицы ОЗУ, на шинах выхода каждой матрицы можно считывать по одной цифре, которые в совокупности образуют все разряды требуемого двоичного числа.

Д ля выборки элемента памяти матрицы требуется задавать адрес по строкам и столбцам, для чего требуется два дешифратора: дешифратор по X (по столбцам) и дешифратор по Y (по строкам) (рис. 6.2). Элементы памяти размещаются в узлах матрицы (на пересечении вертикальных и гори­зонтальных адресов). При задании адреса по X будут выбраны элементы памяти, н

Рис.6.2. Структура матрицы ЗУ

а которые указывает вертикальная шина, соответствующая адресу X. Аналогично, при задании адреса Y выбираются элементы памяти, на которые указывает горизонтальная адресная шина. Выбранным будет тот элемент памяти, на который указывают одновременно и вертикальная, и горизонтальная шины.

Цифры других разрядов числа расположены в точно таких же матрицах по тем же адресам. При задании адреса активизируются все цифры числа по этому адресу.

Рассмотренные ОЗУ в процессе хранения сохраняют свои состояния до тех пор, пока они не будут переписаны или не будет отключен источник питания.