книги / Синтез принципиальных схем цифровых элементов на МДП-транзисторах
..pdfРис. 2.22. К сравнению схемотехнических реализаций ЛЭ:
с —в базисе И — НЕ (схема I); 6 — в базисе ИЛИ — НЕ (2); а — в универсальном базисе (3)
Рис. 2 .23. |
С и н т е зи р о в а н н а я |
а в т о м а т и ч е с к и п р и н ц и п и ал ьн ая с х е |
элем ента |
(с х е м а 4 ) |
|
использованных для синтеза в работе [36], и, наконец, син тезированная схема на рис. 2.23. Предполагаем; что все элементы реализованы на КМДП-транзисторах. Сравним реализации по следующим показателям: числу ЛЭ; числу каскадов; максимальному числу ярусов — числу после довательно соединенных транзисторов при схемотехниче ской реализации функции; общему числу транзисторов; активной площади — суммарной ширине каналов всех тран зисторов в схеме при одинаковой проводимости ветвей, со единяющих шину питания и общую шину с выходом схемы; по каскадному быстродействию — времени переключения емкости нагрузки на выходе схемы при идеальных входных сигналах и равных нулю емкостях легированных областей; по собственному быстродействию — времени переключения ветви с максимальным числом последовательно соединенных транзисторов, с максимальной емкостью легированных областей И их соединений.
При многокаскадной реализации размеры (ширина ка налов) транзисторов в каскадах выбирались таким образом, чтобы схема обладала максимальным быстродействием [56, 57]. Поэтому транзисторы в выходных каскадах в схеме 1 в 2,5 раза, а в схеме 2 в 1,5 раза больше размеров транзи
сторов предыдущих каскадов. Нагрузочные емкости на выходе .схем были выбраны одинаковыми.
Собственное быстродействие элемента определялось сум мой собственных емкостей областей стоков и истоков, со ставляющих самую «длинную» ветвь последовательно со единенных транзисторов.
При определении каскадного быстродействия каждый ЛЭ заменялся макромоделью. Каскадное объединение эле ментов образует логическую цепь, поэтому задержка, вно симая цепью, позволяет оценить быстродействиелогиче ских устройств. Для оценки перечисленных величин было рассмотрено 66 реализаций наиболее сложных функций от
четырех переменных. В табл. 2.17 представлены усреднен ные по всем функциям значения показателей в относитель ных единицах и выигрыш, достигаемый при разных реали зациях. Число, характеризующее выигрыш, показывает, во сколько раз по данному показателю схемотехническая реа лизация, стоящая в числителе отношения, лучше стоящей в знаменателе. Анализ частных и усредненных результатов показывает, что предложенные методы синтеза и оптимиза ции позволяют в 90% случаев получить наилучшие показа тели по всем наиболее важным для интегральной схемотех ники характеристикам. Следует отметить, что универсаль
на
|
|
|
Варианты схем |
|
|
Выигрыш |
|
|
||||
Сравниваемые |
|
|
|
|
|
|
|
|
||||
|
|
|
|
CJ |
О |
с |
|
|
• |
|||
параметры |
|
|
|
|
О* |
VI |
||||||
|
|
|
С, |
С, |
С3 |
С. |
^ч |
"■ч. |
-Чч |
CJ |
О |
|
|
|
|
|
« |
-Чч. |
'Чч. |
<^ч |
|||||
|
|
|
|
|
1 |
|
V? |
CJ |
О |
а |
|
о |
Число |
логичес |
|
|
|
|
|
|
|
|
|
|
|
ких элементов |
6.0 |
3.5 |
1.0 |
1.0 |
1,75 6,0 |
3,5 |
6,00 3,50 1,0 |
|||||
Число |
каскадов |
2.0 |
2.0 |
1.0 |
1.0 |
1,0 |
2,0 |
2,0 |
2,0 |
2,0 |
1,0 |
|
Максимальное |
|
|
|
|
1,25 1,03 0,82 1,29 1,0 |
|
||||||
число ярусов |
5.0 |
4.0. |
4.9 |
3,9 |
1,25 |
|||||||
Число |
транзи |
|
|
|
|
1,48 1,75 1,19 1,98 1,34 1,13 |
||||||
сторов |
|
|
46.13 |
32 |
27 |
23,4 |
||||||
Эквивалент |
пло |
|
|
|
|
|
|
|
|
|
|
|
активной |
162,8 80,65 98,3 76,85 1,98 1,61 0,81 2.11 1,06 1,31 |
|||||||||||
щади |
|
|
||||||||||
Собственное |
89.9 |
34,0 |
56.9 28,2 |
2.65 1,7 |
0,64 3,32 1,25 1,95 |
|||||||
быстродействие |
||||||||||||
Каскадное |
бы |
7,1 |
6.0 |
2,8 |
2,6 |
1.18 2,6 |
2,17 2,8 |
2,3 |
1,07 |
|||
стродействие |
||||||||||||
ный базис И—ИЛИ—И— ... —НЕ в 10% случаев позволя ет получить меньшую активную площадь и в 7% — лучшее быстродействие. Это явилось основанием для уточнения ал горитма синтеза и введения в него синтеза схем в универ сальных базисах.
Сравнение результатов анализа различных реализаций ЛЭ позволяет сделать следующие выводы:
применение базиса И—НЕ (ИЛИ—НЕ) целесообразно лишь для реализации простых логических функций или функций, совпадающих с базисом;
базисы И—ИЛИ—И— - Н Е и ИЛИ—И—ИЛИ—
... —НЕ позволяют получать ЛЭ любой сложности с хоро шими параметрами;
абсолютно лучшими структурными и электрическими показателями обладают схемы, синтезированные и оптими зированные на основе методов, разработанных в данной ра боте, а их использование при проектировании ЛЭ БИС позволяет принципиально решить задачу повышения в 1,5-2 раза быстродействия и в 1,3 раза уменьшения актив ной площади в схемах на КМДП-транзисторах, что способст вует росту степени интеграции и улучшению электрических характеристик БИС для любой технологии изготовления.
юз
2.10. Использование расширенных логических и схемотехнических формул для анализа функций, выполняемых схемами
Одной из. важных областей применения СФ и. РЛФ явля ется анализ схемотехнических-решений, предложенных в па тентах и авторских свидетельствах. Это позволяет опреде лить функцию и способ, которым получено решение.
В качестве примера рассмотрим схему, показанную на рис. 2.24, о. Восстановим по принципиальной схеме СФ. Для этого нужно записать дизъюнкцию выражений для вет вей, соединяющих выход схемы с источниками информаци онных сигналов. Проведем эту операцию последовательно.
Для |
ветви |
VT1, |
VT3, V T 5 [[1] X f + [01 А?] Х%; для |
вет |
|
ви VT2, VT4, |
V T6 |
[[1] Х р + [0] Х1\ X?; для ветви |
VT7, |
||
V T 9 |
[0] X I |
X"; |
для |
ветви V T8 , УТЮ [0] X?X!J.. Найдем |
|
дизъюнкцию выражений
Ox (F )= Ц11 X ?-fJ0]Х«]Х§ + [[1]Х? + [0]Х2]Х ?+
+[0] Х« X%+101X? XI = 111 (Ха Х2 + X, Х2) +
+[0](X1X2 + X 1X2) = Z(F).
Из |
последнего соотношения следует, что |
F = |
Х 1 Х г + X iX a. |
Таким образом, схема выполняет функцию сложения по mod 2. Диаграмма Вейча для нее и способ покрытия консти-
|
туент импликантами показаны |
||
|
на рис. 2.24, б. Как видно из |
||
|
диаграммы, |
инверсные сигна |
|
|
лы Х и Х 2 |
формируются вну |
|
|
три элемента. Поэтому конто |
||
|
ры 1 и 2 на рис. 2,24, б соот |
||
|
ветствуют формированию сиг |
||
|
налов [XJ |
и [Х2] и передаче |
|
|
их через V T 5 и V T6 на выход |
||
|
схемы. Так |
как VT5, V T6 — |
|
|
р-канальные транзисторы, то |
||
0) |
через них не полностью пере |
||
Рис. 2.24. Анализ схемотехни |
дается уровень логического 0. |
||
Для восстановления уровень |
|||
ческого решения: |
дублируется с помощью ветви |
||
а — принципиальная схема; б — |
|||
на «-канальных транзисторах |
|||
диаграмма Вейча с покрытием |
|||
VT7, VT9. Как видно из ана |
|||
значений функций, соответству |
|||
ющих схеме |
лиза, при реализации схемы' не |
||
стремились минимизировать число транзисторов и число по крытий каждой конституенты. Полный комплекс, соот ветствующий схеме: 1, 1; 1,3. Рассмотренная схема запатен
тована в США [58]. В схеме использованы встроенные ин верторы для генерации дополняющих сигналов (в этом, по существу, идея изобретения), что сократило число входных сигналов, но привело к увеличению числа транзисторов и занимаемой площади при интегральном исполнении по сравнению с наилучшим вариантом.
2.11. Использование эвристических приемов
при синтезе принципиальных схем
Представленные в данной главе теоретические основы метода синтеза принципиальных схем цифровых элементов основаны на последовательном преобразовании функции элемента. Однако множество принципиальных схем, реали зующих одну и ту же функцию на одном и том же наборе компонентов, постоянно растет. Это связано с тем, что, как правило, в каждом элементе, на который получено авторс кое свидетельство, содержится эвристическое решение или прием, которые использованы для совершенствования ха рактеристик элемента. Поэтому приемы важно систематизи ровать, формализовать и ввести в процедуру синтеза. Тог да станет возможной генерация РЛФ, учитывающих эври стические приемы. Следовательно, расширится число ва риантов схемотехнических решений.
Анализ авторских свидетельств СССР и патентов США, выданных на ЛЭ на МДП-транзисторах за 1960— 1980 гг., позволил выявить основные эвристические приемы и уста новить свойства ЛЭ, которые' они улучшают. К таким прие мам относятся: 1) каскадирование— реализация функции в виде последовательности каскадов; 2) шунтирование —
замена высокоомной ветви последовательно соединенных транзисторов низкоомной, с меньшим числом транзисторов, но выполняющей такую же функцию;-3) использование встроенных инверторов для предварительного формирова ния сигналов; 4) объединение цепей, реализующих одина ковые импликанты или их части, принадлежащие различным функциям; 5) использование принципа регенерации логи ческих уровней; 6) выделение логических функций из дру
гих подачей сложных информационных и управляющих сигналов на отдельные транзисторы; 7) симметрирование схем по различным показателям; 8) использование ступен
чатых (некаскадных) соединений.элементов для выполнения
логических функций; 9) использование триггерных струк тур;- 10) использование элементов смешанного типа.
Приведенный перечень не исчерпывает всех эвристиче ских приемов и должен постоянно пополняться. Большин ство из приведенных приемов (1, 4, 5, 7, 9, 10) введены в
процедуру синтеза, представленную в данной главе. Ис пользование приема 6 проиллюстрировано в работе [22], а приема 8 для синтеза многовыходовых схем представлено в
гл. 5. При использовании эвристических приемов: умень шается число транзисторов в схеме (приемы 2, 3, 4, 5); уменьшается потребляемая мощность (приемы 1, 5); повы шается быстродействие (приемы 1, 2, 3, 5, 6, 7); увеличи
вается помехоустойчивость (приемы 1, 3, 5, б, 7, 9); умень шается площадь на кристалле (приемы 3, 4, 5, 7, 8, 10); повышается функциональная сложность (приемы 1, 5, 6, 8).
Каждый эвристический прием, используемый при синтезе, вносит изменение в представление РЛФ и СФ.
2.12. Типовые схемотехнические операции
и их представление в виде расширенных логических формул
Как было установлено ранее, каждый элемент принци пиальной схемы выполняет определенные логические функ ции. Однако цифровые элементы и. устройства содержат до полнительные ветви и цепи, предназначенные для выпол нения определенных схемотехнических операций. Анализ таких ветвей и цепей позволяет найти их логические функ ции и учесть их при записи функций, выполняемых устрой ством. Однако часто в начале синтеза трудно бывает опреде лить логическую функцию устройства. Значительно проще сформировать ее из отдельных операций. Именно таким пу тем идет инженер при синтезе принципиальных схем. По этому целесообразно иметь библиотеку типовых операций и способов их представления в виде РЛФ чтобы обеспечить возможность инженерного синтеза РЛФ устройства. Сле довательно, к синтезу принципиальных схем возможно не сколько подходов: синтез на основе заданных или опреде ленных логических функций; синтез на основе типовых схе мотехнических операций; комбинированный синтез, учиты вающий оба подхода, причем, возможно, в различной по следовательности.
Введение дополнительных операций в устройство позво ляет принудительно изменять его принципиальную схему, добиваясь совершенствования определенных характера*
стик. При этом схемотехнические реализации могут быть различными. Таким образом, возможно направленное изме нение принципиальной схемы базового элемента или лю бого другого цифрового устройства для совершенствования его характеристик.
Цель данного параграфа— систематизировать типовые схемотехнические операции и представить в аналитической форме те изменения, которые необходимо внести в РЛФ (ряд таких схемотехнических операций был рассмотрен ранее). Знание новой РЛФ позволяет определить функцию уст ройства, прогенерировать канонический набор РЛФ и тем самым создать основу для синтеза и оптимизации множества схемотехнических решений.
В табл; 2.18 приведен перечень типовых операций и про стейших способов их представления в РЛФ. Использование схемотехнических операций — путь введения эвристиче ских находок в,синтез принципиальных схем.
Все схемотехнические операции делятся на безусловные и условные. Функцию условия обозначим Фу, она может представлять собой любое булево выражение. Безусловная операция является частным, случаем условной при Фу = 1. При составлении табл. 2.18 предполагалось, что задана РЛФ функции F :
Z (F) = [11 /Ci (F) + (01 KoF,
которая видоизменяется введением дополнительных схемо технических операций и преобразуется в Z (Ftl), где F„ — новая функция.
Таким образом, пользуясь табл. 2.18 и эвристически определяя перечень операций, выполняемых устройством, легко представить их в виде РЛФ. Набор операций, выпол няемых устройством, соответствует дизъюнкции членов в РЛФ.
Для записи используется специальный сигнал опера ции «запись» Fa. Возможно считывание без разрушения и с разрушением информации. В первом случае формируется только F a, во втором изменяется и основная функция F. Обычно при считывании с разрушением происходит разру шение одного из уровней за счет состязаний информацион ных сигналов. Операция хранения, как известно, обеспечи вается или накопительными элементами, или цепями ОС.
Для |
синхронизации |
вводится |
дополнительный сигнал qx, |
во время действия |
которого |
выполняется функция. При |
|
qx = |
0 на выходе возникает неопределенное состояние. Ре- |
||
Номер |
Типовая операция |
|
|
||
1 |
Запись |
[J] |
|
Запись [ /] |
|
|
Запись |
[0] |
Представление в РЛФ
Z ( F J = Z { F ) + [ J ] фу рь
Z (F H) = Z ( F ) + [ 1] Фу F s+ [xl Q>yFa Z (FH) = Z (F) +[0] Фу Fg +[К]ФУFg
2
3
4
. 5
6
7
8
9
Считывание без разрушения а) без разрушения
10] без разрушения
[1] Считывание с раз
рушением б) с разрушением
ш
с разрушением [0]
Хранение
Синхронизация
Регенерация [1] Регенерация [0|
Блокировка управ ления при:
установке [1| установке [0]
Настройка, разде ление во времени
Принудительная установка (У)
Перекрестное
стробирование
SZ (FH) = [^l F c -j- |
[x] F 0 |
2 ( F H) = [0] F 0 F + |
[ * [ F 0 |
Z ( F K) = [ \ } F c F + [X ] 7 0 |
|
Z [ F ^ = K l(F) [l] +'<„ (F) [0] + [f] F e
Z { F n) ^ K x { F ) [ l ) + K 0 (F) [0| -j-[0 | F CF Z (FH) = K,(F) [ I H - K 0 (F) [0] + [ 1 ] F CF Z (Ftl) = IF] /гс - г |х ] / гc
Z (FH) = Z( ^ ) + [^1 ф у
Z( ?n)= Qx[ ^1 + QxM
Z ( F H) = Z { F ) + \ \ ) F
Z {FH) = Z ( F ) + [01?
г(^,)= г(Г н -[01?Ф у Z(f„) = Z(F)+[l] ^ Ф У
Z (Fa) — <7H ( ^ I H - <7H 2I
Z ( F l) = K i ( F i )[\\ + K 0 (F O U ] Z ( F 2) = K l (F3) [ \ } ^ . K o ( F î) [0]
Z<.Fn) = Z ( F ) + [ J \ B K + |x ] B K
Z{Fnx) = [Fj^ ^s + l + l ^ ,
Z (Fm) = [Г д] F a -\- 1- |- | F A
генерация и восстановление уровней подробно рассмотре ны ранее.
" Часто в схемах применяются ветви блокировки сигналов управления, входных сигналов и т. п. Значения таких сиг налов соответствуют взвешиваемым или информационным сигналам. Сущность блокировки — в автоматическом от ключении входных сигналов от выхода схемы. Часто не обходимо осуществлять настройку на выполнение различ ных функций или разделить во времени выполняемые схе
мой |
функции. Для |
этой |
цели вводится сигнал qR. Если |
<7„ = |
1 » то F H— Flt |
если |
qn = 0, то FH= . F 2. Широко ис |
пользуется принудительная установка одного из информа ционных сигналов. Эта операция осуществляется в микро схеме чаще всего под действием сигнала ВК (выборки кри сталла). Для взаимной синхронизации цепей обработки информации используется перекрестное стробирование, ис ключающее гонки логических сигналов. Однако в таких устройствах возникают безразличные состояния (обозна чены в таблице информационным сигналом [+]), которые доопределяются, исходя из конкретных условий работы уст ройства.
Таким образом, представленные в табл. 2.18 опера ции позволяют синтезировать РЛФ различных цифровых устройств, использующие систематизированные операции
вразных сочетаниях и последовательности.
2.13.Особенности синтеза динамических элементов
При синтезе динамических элементов и динамических ячеек памяти [40, 41] возникают следующие задачи:
определение совокупности выполняемых операций; определение временной диаграммы функционирования; выбор числа фазовых (тактовых) сигналов синхрониза
ции и управления; синтез собственно принципиальной схемы.
Метод синтеза принципиальной схемы элемента ничем не отличается от рассмотренных ранее. Следует лишь отметить, что в динамических схемах используются в основном тран зисторы с каналами одного типа проводимости. Поэтому цель данного, параграфа — разработать метод синтеза временной диаграммы и определения числа фазовых сигналов.
Функционирование динамических ЛЭ и элементов па мяти связано ,с подачей серии фазовых сигналов. Сочетание и временное распределение сигналов позволяют синтезиро-
вать временное диаграммы устройств. Свяжем подачу сиг налов на элементы с интервалами времени определенной дли тельности. Обозначим Q = { q i \ i = l , .... MQ}— множество сиг налов, соответствующих временым интервалам, в которые выполняются различные операции. В частности, в динамиче ских элементах используются: q s — хранение, q3 — за пись, qc — считывание, qa — адресация информации, qu — подача выходного сигнала, q „— принудительная установка, <7В — вспомогательные операции и т. д.
Помимо перечисленных операций можно ввести допол нительные, например увеличение времени хра/?ния, за прет проведения операции, сравнение хранимой информа ции с эталонной и т. п. Предположим, что каждая операция выполняется во время действия сигналов Q. Для того чтобы построить временную диаграмму, нужно установить набор операций, которые не могут выполняться одновременно. Набор этих операций и их последовательность определяют минимальную временную диаграмму. Реализация запре щенных комбинаций сигналов за минимальное число так тов обеспечивает выполнение всех ограничений, наклады ваемых на функционирование схемы.
Методика построения минимальных временных диаграмм заключается в следующем:
составляется таблица комбинаций сигналов qf, записывается система булевых уравнений для сигналов,
совпадение во времени которых запрещено; определяются значения этих функций на всех наборах
аргументов; определяются те наборы, на которых все функции-огра
ничения имеют истинное значение; конъюнкции функций-ограничений наносятся на диа
грамму Вейча и записывается минимальная дизъюнктивная нормальная форма, которая и определяет временную диа грамму функционирования.
Так как каждый набор аргументов устанавливается в оп ределенный момент времени, то число дизъюнктивных чле нов в минимизированной функции определит минимальное число тактов, необходимое для выполнения всех операций, а переменные, входящие в каждую конъюнкцию, определят обязательные значения сигналов Q в каждый момент вре мени.
Чтобы сократить таблицы входных сигналов, на^ ^орых определены функции-ограничения, временные диаграммы целесообразно строить по этапам, последовательно добав ляя входные сигналы. На первом этапе выделяется набор