- •Глава 6. Синтез узлов и устройств для мп сау омт .
- •6.1 Синтез управляющих схем для многофункциональных регистров.
- •6.1.1 Формирование прямого и обратного парафазных кодов на параллельном регистре.
- •6.2 Поразрядная обработка машинных слов с использованием параллельных регистров.
- •Лабороторный практикум № 6.1
- •Парафазном коде”.
- •6.3 Маскирование машинных слов для выделения составляющих их кодов.
- •6.4 Выполнение на параллельных регистрах операции сравнивания кодов.
- •6.5 Синтез последовательных регистров на различной элементной базе.
- •6.5.1 Использование последовательных регистров парафазного кода.
- •6.5.2 Реализация сдвига с использованием регистра на т-триггерах.
- •Лабороторный практикум № 6.2
- •6.5.3 Двухступенчитый регистр сдвига, использующий парофазный код.
- •Лабороторный практикум № 6.3
- •6.5.4 Регистры сдвига с перекрёстными связями на rs-триггерах.
- •Лабороторный практикум № 6.4
- •6.5.5 Регистры сдвига на синхронных элементах памяти
- •6.6 Использование универсальных запоминающих элементов для построения последовательных регистров
- •6.6.1 Реверсивный регистр сдвига на jk-триггерах
- •6.6.2 Циклический регистр сдвига
- •6.7 Синтез дешифраторов на базе клс
- •6.7.1 Помехоустойчивость линейных дешифраторов
- •6.8 Пирамидальные дешифраторы
Глава 6. Синтез узлов и устройств для мп сау омт .
6.1 Синтез управляющих схем для многофункциональных регистров.
Под многофункциональными регистрами понимают – параллельные регистры, осуществляющие кодовое преобразование хранимых слов, а также предназначенные для выполнения поразрядных (логических) операций над машинными словами.
6.1.1 Формирование прямого и обратного парафазных кодов на параллельном регистре.
Занесение в регистр машинного слова в парафазном коде исключает управляющий такт подготовки регистра к приему новой информации. При этом режиме записи утрачивается предыдущее содержимое регистра. Схема формирования прямого и обратного парафазных кодов относится к КЛС, сопрягаемой с выходными шинами параллельного регистра (рис.6.1). Рассмотрим вариант с элементами и – или.
Код Х с символами (х1, ….., хs) замещает, в момент 1, содержимое регистра и хранится на нем в течение времени 2, 3.
Рис.6.1 Схема параллельного регистра МП САУ.
Считывание прямого парафазного кода (ППК) приводит к инициализации выхода.
Х* = { x*s, x*s, …, x*2,x*2, x*1,x*1 } .
Считывание обратного парафазного кода (ОПК) приводит к результату:
Х** = { x**s, x**s, …, x**2,x**2, x**1,x**1 }.
Использование ППК и ОПК позволяет, в каждом цикле выполнения арифметической операции, исключить такт, связанный с подготовкой регистра для приема очередного операнда и таким образом, повысить быстродействие МП САУ пропорционально числу таких операций.
6.2 Поразрядная обработка машинных слов с использованием параллельных регистров.
Рассмотрим процедуру организации упаковки малоразрядных двоичных кодов в машинное слово конечной длины, ограниченной разрядностью используемых регистров.
Рис.6.2 Схема упаковки двоичных кодов.
ЦДi один из k цифровых датчиков (ЦД) информации, представленной малоразрядными кодами.
Схема управления (рис.6.2) обеспечивает занесение измеренной информации в сдвиговый регистр, построенный на RS - триггерах. Преобразование малоразрядных кодов в один n - разрядный код, выполним с использованием двух параллельных регистров (рис.6.3), обмен информацией, между которыми происходит по следующему правилу: Qnвых. Snвх.
Рис.6.3 Схема логического преобразования машинных слов.
В регистре RG1 = X {xn,…..,x1}, в регистре RG2 = Y {yn,…..,y1}. Передача прямого кода слова Х на S входы регистра RG2 приведет к замещению кода Y кодом Z=Z{zn,…..,z1} для решения этой задачи воспользуемся функцией перехода триггеров регистра RG2 с учетом ограничений, записанных в виде Тn = 0 и Rn = 0
Выполним переименование исходных кодов введя следующие обозначения: Q*n y ; S*n x.
Рассмотрим следующий частный случай:
Если рассмотреть результат этой задачи, как поразрядную операцию то слово Z есть дизъюнкция Х и Y (6.1):
Z = XZ (6.1)
Формула (6.1) позволяет при наличии последовательного многоразрядного регистра, младшие разряды которого, могут быть представлены регистром RG2, упаковать входные Х коды, поступающие от источников малоразрядной двоичной информации.
Пример упаковки малоразрядных кодов в n-разрядный код. Дано:
x1 = 1011 = p ; x2 = 0101 = t ; x3 = 1000 = v
y = 0000 0000 0000
xi = 1011
-----------------------------
i = 1 z1 = 0000 0000 1011 сдвиг
z1* = 0000 1011 0000
i =2 xi = 0101
-------------------------------
z2* = 1011 0101 0000 и т.д.