- •В.В. Болгов, в.И. Енин, а.В. Смольянинов
- •Схемотехника
- •В.В. Болгов, в.И. Енин, а.В. Смольянинов Схемотехника
- •Схемотехника
- •Введение
- •После изучения дисциплины необходимо знать:
- •После изучения дисциплины необходимо уметь:
- •В.1. Роль и место курса “Схемотехника” в учебном процессе
- •В.2. Основные направления развития цифровых устройств
- •В.3. Самостоятельная работа студентов и контроль знаний
- •1 . Основы теории логических функций.
- •1.1. Логические функции
- •1.2. Основные законы и тождества алгебры логики
- •1.3. Формы представления логических функций
- •Совершенная дизъюнктивная нормальная форма
- •Совершенная конъюнктивная нормальная форма
- •Получение логических выражений скнф и сднф
- •1.4. Минимизация логических функций
- •Метод Квайна
- •Метод карт Вейча
- •1.5. Построение и анализ работы логических схем
- •1.6. Построение логических схем с несколькими выходами
- •1.7. Вопросы и задания для самоконтроля
- •2. Интегральные микросхемы
- •2.1. Технологии цифровых интегральных схем
- •2.2. Параметры интегральных микросхем
- •2.3. Логические элементы транзисторно-транзисторной логики
- •2.3.1. Входные каскады ттл микросхем
- •2.3.2. Типы выходных каскадов ттл цифровых элементов
- •Логический выход
- •Элементы с тремя состояниями
- •Выходные каскады с открытым эмиттером
- •Выход с открытым коллектором
- •Основные характеристики микросхем ттл серий
- •2.4. Логические элементы эмиттерно-связанной логики
- •2.5. Логические элементы на моп‑транзисторах
- •2.6. Кмоп микросхемы
- •2.6.1. Режим неиспользуемых входов
- •2.6.2. Преобразователи уровня
- •2.7. Простейшие интегральные микросхемы
- •2.8. Шинные формирователи и приемопередатчики
- •2.9. Вопросы и задания для самоконтроля
- •3. Устройства комбинационного типа
- •Двоичные шифраторы и дешифраторы
- •3.1.1. Разработка схемы шифратора и его работа
- •3.1.2. Приоритетный шифратор
- •3.1.3. Разработка схемы дешифратора и его работа
- •3.1.4. Преобразователи кодов
- •3.2. Мультиплексоры и демультиплексоры
- •3.2.1. Мультиплексоры
- •3.2.2. Демультиплексоры
- •3.2.3. Получение мультиплексоров и демультиплексоров на большое количество входов (выходов)
- •3.2.4. Универсальные логические модули
- •3.2.5. Совместная работа мультиплексора и демультиплексора
- •3.3. Сумматоры, алу и матричные умножители
- •3.3.1. Одноразрядный сумматор
- •3.3.2. Сумматор последовательного действия
- •3.3.3. Сумматор параллельного действия с последовательным переносом
- •3.3.4. Сумматор параллельного действия с параллельным переносом
- •3.3.5 Арифметико-логические устройства
- •3.3.6. Матричные умножители
- •3.4. Компараторы
- •3.5 Схемы контроля
- •3.6. Вопросы и задания для самоконтроля
- •4. Узлы последовательностного типа
- •4.1. Триггеры
- •4.1.1. Асинхронные триггеры
- •4.1.2. Асинхронный d-триггер
- •4.1.3. Синхронные триггеры
- •Синхронный rs-триггер
- •Синхронный d-триггер
- •Триггеров
- •4.1.4. Триггеры с двухступенчатым запоминанием информации
- •4.1.6. Счетный триггер
- •4.1.7. Динамические триггеры
- •4.1.8. Установка начального значения триггера
- •4.1.9. Триггеры Шмидта
- •4.2. Регистры
- •4.2.1. Параллельный регистр
- •4.2.2. Последовательные (сдвигающие) регистры
- •4.2.3. Взаимное преобразование числа из последовательного кода в параллельный
- •4.3. Счётчики
- •4.3.1. Суммирующие счетчики
- •4.3.2. Вычитающие счетчики
- •4.3.3. Реверсивные двоичные счетчики
- •4.3.4. Кольцевые счетчики
- •4.3.5. Условное обозначение счетчиков
- •4.3.6. Быстродействие счетчиков
- •4.3.7. Программирование счетчиков
- •4.4. Вопросы и задания для самоконтроля
- •5. Аналого-цифровые и цифро-аналоговые преобразователи
- •5.1. Аналого-цифровые преобразователи
- •5.1.1. Принцип аналого-цифрового преобразования
- •5.1.2. Ацп с промежуточным преобразованием во временной интервал
- •5.1.3. Аналого-цифровой преобразователь с обратной связью
- •5.1.4 Аналого-цифровой преобразователь следящего типа
- •5.1.5. Параллельный ацп
- •5.1.6. Интегрирующие ацп
- •5.1.7. Ацп последовательных приближений
- •5.2. Цифро-аналоговые преобразователи
- •5.3. Преобразователи интервалов времени
- •5.4. Вопросы для самоконтроля
- •6. Устройства хранения информации
- •6.1. Основные характеристики запоминающих устройств
- •6.2. Оперативные запоминающие устройства
- •6.2.1. Статические озу
- •6.2.2. Динамические озу Принцип действия динамических озу
- •Схемные особенности динамических озу
- •6.3. Постоянные запоминающие устройства
- •Масочные пзу
- •Программируемые пзу
- •6.4. Перепрограммируемые запоминающие устройства
- •Флэш-память
- •6.5. Вопросы для самоконтроля
- •7. Селекторы импульсных сигналов
- •7.1. Амплитудные селекторы
- •7.1.1. Селектор максимального уровня
- •7.1.2. Селектор минимального уровня
- •7.2. Временные селекторы
- •7.3 Селекторы импульсов по длительности
- •7.3.1. Селекторы максимальной длительности
- •7.3.2. Селекторы минимальной длительности
- •7.4 Элементы задержки и формирователи импульсов
- •7.5. Вопросы для самоконтроля
- •8. Средства отображения информации
- •8.1. Газоразрядные цифровые индикаторы
- •8.2. Знакосинтезирующие индикаторы
- •8.3. Вакуумные люминесцентные индикаторы
- •8.4. Вакуумные накаливаемые индикаторы
- •8.5. Полупроводниковые семисегментные индикаторы
- •8.6. Жидкокристаллические индикаторы (жки)
- •8.7. Матричные индикаторы
- •8.8. Подключение индикаторов к эвм
- •8.9. Вопросы и задания для самоконтроля
- •9. Автоматы
- •9.1. Автомат в системе управления
- •9.2. Структурный автомат
- •9.3. Аппаратная реализация автоматов
- •9.4. Вопросы и задания для самоконтроля
- •Заключение
- •Б иблиографический список
- •ПриложенИя
- •Приложение 1. Обозначения цифровых микросхем
- •Приложение 2. Условные графические обозначения элементов цифровой техники
- •Оглавление
6.2.2. Динамические озу Принцип действия динамических озу
ОЗУ, в которых требуется периодически восстанавливать записанную ранее информацию, называются динамическими (DRAM – Dynamic RAM). В них данные хранятся в виде зарядов емкостей, в качестве которых чаще всего используются небольшие конденсаторы, образованные элементами МОП структур. Наличие заряда на нем соответствует логической единице, отсутствие – логическому нулю. Такое решение позволяет получить очень простой элемент памяти и располагать их очень плотно. Для управления процессом заряда-разряда конденсатора используется ключевой транзистор (один МОП-транзистор на разряд хранимого числа).
Известны конденсаторные запоминающие элементы разной сложности. Чаще всего используются однотранзисторные зарядовые элементы, позволяющие получить запоминающие устройства большой степени интеграции. В них запоминающий конденсатор подключается к линии записи-считывания (ЛЗС) через полевой транзистор, при этом для выборки элементов, с которых осуществляется чтение или куда производится запись информации, используют линии выборки (ЛВ). Ключевой транзистор отключает запоминающий конденсатор от линии записи-считывания или подключает его к ней (рис.6.3).
С ток транзистора не имеет внешнего вывода и образует одну из обкладок запоминающего заряд конденсатора (в качестве запоминающего элемента используется емкость стока). Высокое сопротивление закрытого полевого транзистора ограничивает разрядный ток, поэтому при комнатной температуре заряд сохраняется на достаточном для различения записанной цифры уровне некоторое время, после чего требуется его восстановление (регенерация).
Поступление на затвор через
ЛВ потенциала о
Рис.6.3 Запоминающий элемент
При обращении к запоминающему элементу с линии выборки на затвор подается напряжение, открывающее транзистор и запоминающая емкость подключается к линии записи-считывания. При записи потенциал линии передается на конденсатор, определяя его состояние. Перед считыванием обычно производится подзаряд линии записи-считывания (ее емкости) до половины напряжения питания. Затем подключается конденсатор. При этом потенциал (заряд) конденсатора определит потенциал линии записи-считывания, т. к. произойдет перераспределение заряда между конденсатором Сз и емкостью линии.
Ток, сопровождающий процесс перезарядки конденсатора, служит сигналом для определения записанного в конденсаторе логического уровня.
По возникающему скачку напряжения при подключении конденсатора определяется его состояние. Для этого к линии записи-чтения подключен усилитель-регенератор, представляющий триггерную схему, которая в зависимости от направления скачка напряжения формирует на своем входе-выходе полное напряжение высокого или низкого уровня. Тем самым восстанавливается на емкости полное значение считанного сигнала и, таким образом, происходит регенерация данных в запоминающем элементе. Состояние триггерной схемы определяет сигнал, выводимый в качестве считанной информации.
Восстанавливать заряд (регенерировать) требуется примерно пять раз каждую миллисекунду. Регенерация заключается в чтении содержимого каждой ячейки памяти, определении ячеек, где хранится единица, и перезаписывании ее в этой же ячейке. При этом заряд ячеек, где хранилась единица, восстанавливается, а ячейки с хранящимся в них нулем остаются разряженными. Регенерация требует времени, при этом во время восстановления информации в ячейках считывание из них невозможно. Более дешевые в изготовлении динамические ОЗУ оказываются более дорогими в обслуживании и более медленными, чем статические.